Estratégia CONCURSOS

Aul

Sistemas Operacionais p/ TCE-CE (Técnico de Controle Externo - Auditoria De T.I) - 2019

Professor: Celson Carlos Martins Junior

Esclarecimentos Iniciais 3
1 – Arquitetura de Computadores 4
1.1 Conjunto de Instruções 7
1.2 Ciclo de Instruções 9
1.3 Reduced Instruction Set Computer - RISC 12
1.4 Complex Instruction Set Computer - CISC 13
1.5 Arquiteturas clássicas 15
1.6 Resolução de questões 19
2 – Processamento 37
2.1 CPU 38
2.2 Registradores 40
2.3 Endereçamento de Instruções 42
2.4 Processadores de mercado 45
2.5 Barramento 47
2.6 Clock 50
2.7 Pipeline 51
2.8 Multiprocessamento 53
2.9 Desempenho 55
2.10 Resolução de questões 55
3 – Armazenamento em Memória 71
***Dispositivos de armazenamento* 71**
3.1 Conceitos iniciais sobre memória 72
3.2 Hierarquia de memória 75
3.3 Memória cache 77
3.4 Tecnologias de memória 78
3.5 UMA vs. NUMA 79
3.6 Endereçamento em memória 80
3.7 Armazenamento em memória secundária 82
3.7 Resolução de questões 85

4 – Lógica Digital 99
4.1 Sistemas de Numeração 101
4.2 Big Endian – Little Endian 106
4.3 Álgebra Booleana 107
4.4 Resolução de questões 112
5 – Hardware vs. Software 123
5.1 Linguagens de Programação 123
5.2 Nível das Linguagens de Programação 125
5.3 Execução de ALgoritmos 125
5.4 Código fonte e executável 126
5.5 Máquina multinível 127
5.6 Linguagem de Máquina 128
5.7 Linguagem de Montagem 129
5.8 Tradução, Compilação e Interpretação 130
5.9 Tempo de compilação e tempo de execução 133
5.10 Resolução de questões 134
6.0 Lista de Questões Resolvidas 145
6.4 – Gabarito 177

ESCLARECIMENTOS INICIAIS

Pessoal, antes de iniciar nosso assunto propriamente dito, precisamos esclarecer alguns pontos.

Além de entender essas noções básicas, um dos nossos objetivos é auxiliá-los a identificar o "modus operandi" da banca e verificar quais conceitos são mais abordados.

Atenção, como não há questões suficientes de apenas uma banca para cobrir todos os tópicos previstos no edital, iremos nos valer de questões de diversas bancas.

Para facilitar nossa vida, no decorrer do texto, os conceitos preferidos da banca foram acompanhados com um dos logos do Estratégia abaixo:





Assim, mesmo aos que já se sentirem confiantes nestes tópicos, peço que não desperdicem a oportunidade. Aproveitem para revisar.

Nosso objeto de estudo é o computador, com foco na **Arquitetura de Computadores**. Iremos abordar cada uma de suas funções principais: **processamento** de dados; **armazenamento** dos dados; **transferência** dos dados; **controle**.

O percurso será o seguinte: primeiramente, conheceremos conceitos básicos da arquitetura de PCs; em seguida, conheceremos as noções de processamento, transferência e controle de dados; faremos uma pequena viagem ao armazenamento dos dados.

Para complementar nosso estudo, veremos alguns tópicos de lógica digital e conceitos iniciais de linguagens de programação, para compreender como se dá a interligação entre hardware e software.

Lembrando, fiquem sempre atentos aos conceitos mais recorrentes nas questões!!!

1 – ARQUITETURA DE COMPUTADORES

Pessoal, de forma simplificada, um computador pode ser visto como uma máquina para resolver problemas.

Até aí tudo bem? Nada de novo, não é? Afinal já o utilizamos no cotidiano dessa forma, na navegação pela internet, na escrita de textos, na edição de planilhas. Uma utilização plena, sem preocupação ou necessidade de maior entendimento da complexidade embutida nele.

A disciplina e nossa aula de Arquitetura tem o propósito de nos familiarizamos com a complexidade envolvida nos sistemas computacionais modernos, entendermos alguns aspectos que se não são indispensáveis ao uso rotineiro, são essenciais para uma administração mais profissional e eficiente.


Para compreender como se dá seu funcionamento nos detalhes menores, partindo dessa complexidade, vamos a estrutura de um sistema computacional em estruturas ou componentes funcionais, ok?

Na resolução de problemas, um computador genérico deve dispor, ao menos, das seguintes unidades funcionais:

- Unidade para **processamento** de dados;
- Unidade para **armazenamento** dos dados;
- Unidade de **transferência dos dados** a serem processados;
- Unidade de **controle** dos dados;

Os nomes das unidades são bastante auto-explicativos concordam? No entanto, mais adiante teremos uma compreensão mais detida sobre a função e o funcionamento de cada um.

A figura abaixo ilustra um esquema básico dos blocos funcionais deste computador genérico.



Você pode me interpelar afirmando que um computador envolve muito mais que isso. Exatamente, por isso, não deixemos esta descrição simplória nos iludir. No entanto, grande parte do "algo a mais" que percebemos nos computadores se deve às formas de programação, que permitem estender suas capacidades. Ok?

Um aspecto que devo ressaltar é que o **foco inicial** de nossa aula é a arquitetura do projeto de computadores. Entender a arquitetura é entender a função isolada e o funcionamento conjunto das unidades acima ilustradas. Em nosso percurso iremos compreender as características intrínsecas a um computador ou a um **sistema computacional**, como alguns autores clássicos o denominam.

Pergunta de partida. **O que vem a ser um computador ou este sistema computacional?**

Se lembrarmos de nossas aulas introdutórias à computação, recordaremos que um **sistema** é um conjunto de partes que se relacionam para um denominado objetivo.

Sob este aspecto, para entender um computador, deveremos estudar seus componentes, sua estrutura, e o modo como todas as partes se relacionam para seu correto funcionamento.

Deveremos compreender a organização, a função, as regras e a lógica hierárquica deste sistema computacional. Vamos a isto.

Primeiramente, cada componente tem uma função, e grupos de componentes são organizados em **níveis**.


Essa organização por níveis pode se dar, por exemplo, nos níveis do conjunto de instruções, do conjunto de registradores, no nível do processador, da arquitetura de memória, da lógica digital, entre outras. Não se preocupe, mais adiante exploraremos cada um deles.

E em cada nível, podemos observar e analisar mais detalhadamente os componentes. Ou seja, no nível da lógica digital podemos estudar as estruturas físicas e o modo de funcionamento de uma porta lógica. No nível do conjunto de instruções, podemos estudar as instruções das arquiteturas RISC, CISC. **Entendido?**


Ou seja, nosso estudo da arquitetura de um computador pode se dar sob variados níveis de detalhamento ou profundidade. Do nível mais alto de abstração para o nível mais baixo, ou vice-versa. Iremos adotar a primeira forma, recomendada por grande parte dos livros didáticos e mais comum nas provas. OK?

Por exemplo, o nível do **sistema** de computação diz respeito ao processador, à memória e aos dispositivos de entrada e saída que permitem a comunicação com o mundo externo ao sistema.

Podemos observar na figura abaixo uma ilustração deste nível, e perceber a surpreendente simplicidade. Concordam?



Neste nível, podemos analisar o **processador**, compreender suas partes integrantes: unidade de controle; unidade lógica e aritmética; e registradores.



Também poderemos estudar especificamente a unidade de controle, seus componentes e a forma de interação desta unidade com as demais partes.

Percebem que desta forma iremos percorrer um caminho descendente que nos permitirá compreender integralmente o sistema?

1.1 Conjunto de Instruções

Iniciamos nossa jornada alegando que o computador é em suma uma máquina que nos permite resolver problemas simples.

Mas, **quais os tipos de problemas passíveis de resolução computacionalmente** e **como esses problemas são resolvidos por um computador?** Para isto, devemos compreender o conceito de **instrução**.

Os programas são compostos por um conjunto de comandos a serem realizadas pelo computador. A resolução dos problemas de um programa é feita mediante o processamento dos comandos decorrentes da execução de programas.

Por exemplo, se um programa estiver formalizado em uma linguagem de programação, como as partes diversos comandos desse programa serão tratadas pelo sistema computacional?

Em última instância, **cada comando pode resultar em uma ou várias instruções** que serão adequadamente compreendidas pelo processador e que descrevem como realizar uma tarefa.

O papel do sistema computacional, entendido como o conjunto de hardware e software que constitui um computador, é atuar cooperativamente, seguindo uma determinada lógica interna, para executar estes comandos de um programa em forma de instruções.

Para executar as operações previstas nos programas, o computador conta com circuitos eletrônicos. Esses circuitos eletrônicos são comumente chamados de **hardware**.

A função do hardware é executar um **conjunto de instruções**, por exemplo, somar, subtrair, comparar.

O termo conjunto de instruções vem do inglês **Instruction Set Architecture** (ISA). O conjunto de instruções é a interface entre os softwares que serão executados pelo processador e o próprio processador.

O conjunto de instruções define todas instruções de máquina que podem interpretadas pela Unidade de Controle e executadas. Assim, o conjunto de instruções é a coleção de instruções reconhecidas e executadas pela CPU.

O Conjunto de instruções é também chamado de código de máquina, é o ponto inicial para o projeto de uma arquitetura e é essencial na definição do sistema como um todo.

Este conjunto de instruções é peculiar a cada computador, normalmente cada sistema computacional possui o seu próprio conjunto de instruções, armazenado em registradores.

O conjunto de instruções pode ser classificado como uma das quatro arquiteturas: arquitetura de pilha; baseada em acumulador; registrador-registrador ou Load/Store; e registrador-memória.

Por exemplo, na arquitetura Load Store, se tivermos que realizar uma operação simples, como somar dois operandos, podemos utilizar as instruções, por exemplo, LOAD = carregar instrução e ADD = instrução para somar.

Se, por exemplo, em uma linguagem de alto nível (C ou Python) tivermos uma operação de soma de duas variáveis **a = b + c** isto equivaleria a **add a,b,c.** Ou seja, some os valores armazenados nas posições a e b, e armazene o resultado na posição c.

Também será necessário utilizar instrução, por exemplo, STORE para armazenar o resultado. Estas operações serão realizadas no processador, em componentes especializados denominados registradores que veremos adiante.


1.2 Ciclo de Instruções

Um programa é uma sequência de passos. Para cada passo, uma operação lógica ou aritmética é realizada.


O ciclo de instrução tem por finalidade executar instruções contidas na memória e se repete indefinidamente até que o sistema seja desligado, ocorra erro, ou seja encontrada uma instrução de parada.

Dados e instruções precisam chegar ao sistema e resultados precisam sair. É necessário realizar o armazenamento temporário do código, dados e resultado. Após isso, dá-se a execução da instrução, utilizando-se os dados.

De forma simples estes passos constituem um exemplo de um ciclo de execução de instrução, ilustrado na figura abaixo.



A composição básica do **ciclo de execução** de uma instrução é buscar a instrução na memória, interpretar a instrução (reconhecem-se o tipo, os operandos, etc), e executar a operação indicada.




Normalmente, o ciclo de execução de uma instrução é definido de forma mais detalhada. Há vários detalhes que ocorrem dentro de cada ciclo. Vamos então ver mais detidamente as fases do ciclo de execução.

A **busca da instrução** é o primeiro passo na execução da instrução. A seguir as instruções são armazenadas na memória principal. No entanto, o processador só consegue manipular informações em seus registradores. Logo, o processador precisa trazer a instrução da memória principal para o registrador de instrução (IR).

Na **decodificação da Instrução**, o objetivo geral é entender a instrução, entender o que a sua sequência de bits representa. Envolve as seguintes sub-tarefas: qual é a operação a ser realizada? qual é o formato da instrução? onde estão os operandos?

O primeiro passo da decodificação da instrução, normalmente, é reconhecer o código de operação (opcode). Após o processador reconhecer o opcode, geralmente, o restante do formato da instrução é conhecido pelo processador.

Na figura abaixo vemos uma ilustração que exemplifica uma decodificação de uma instrução.



Para cada operação um diferente conjunto de sinais de controle é utilizado. Estes sinais relacionam-se ao conceito que vamos compreender adiante: o conjunto de instruções.

Uma vez reconhecido o formato da instrução, pode-se descobrir a localização dos operandos. A **busca de operandos** consiste na tarefa de encontrar os valores sob os quais será realizada a operação.

Os operandos podem estar já em registradores, podem ser constantes numéricas especificadas na própria instrução ou podem ser endereços de memória.

Uma vez que os bits dos operandos estejam nos componentes corretos do processador, é **executada a instrução**. Esta execução geralmente consiste em algum tipo de operação lógica-aritmética, somar dois números, calcular um ou exclusivo (xor, veremos adiante, ok?) bit a bit.

Em alguns casos particulares, a operação pode ser simplesmente não fazer nada com o dado, por exemplo deixar o dado passar ou operações de leitura ou escrita na memória.

O armazenamento do resultado é uma etapa similar e posterior à de busca de operandos, mas no sentido inverso. Ao invés de ler valores, estes são armazenados em local apropriado.

Este “local” pode ser um registrador ou algum endereço da MP. Assim como ocorre na busca de operandos, o código de operação (opcode) e o formato da instrução determinam o local de armazenamento do resultado.

Também de forma similar, pode ser necessário realizar “processamento” para determinar exatamente este local. Note ainda que nem todas as instruções geram dados a serem armazenados.

Instrução é uma ordem para que a UCP realize determinada operação (ex.: somar, subtrair, mover um dado de um local para outro, transferir um dado para um dispositivo de saída).

Quanto menor e mais simples for o conjunto de instruções, mais rápido é o ciclo de tempo do processador.

Quanto maior o conjunto de instruções menor será a necessidade de codifica-las ao nível da linguagem de programação.

Como equilibrar estes aspecto e decidir quais instruções serão propiciadas pela arquitetura de hardware?

O projeto de um processador é centrado no **conjunto de instruções** de máquina que se deseja que ele execute, ou seja, do conjunto de operações primitivas que ele poderá executar.

RISC e CISC são dois tipos distintos de arquitetura de processadores desenvolvidos pela indústria da computação.



Atenção, pessoal! Os conceitos de RISC e CISC devem ser bem compreendidos, pois são objeto de questões constantemente.

As duas tecnologias **se distinguem principalmente no tocante ao conjunto de instruções**.

Vamos então passar a discorrer sobre essas duas arquiteturas ainda tão importantes. Este é um dos tópicos preferidos pelo examinador!

Atenção, as arquiteturas que discutiremos dizem respeito ao conjunto de instruções da CPU, ok.

1.3 Reduced Instruction Set Computer - RISC

O termo RISC é a abreviação de **Reduced Instruction Set Computer**, ou Computador de Conjunto de Instruções Reduzido.

Um computador RISC parte do pressuposto de que um conjunto simples de instruções vai resultar numa Unidade de Controle simples, barata e rápida.

Os processadores RISC geralmente adotam arquiteturas mais simples e que acessam menos a memória, privilegiando o acesso aos registradores. **No entanto, apesar de tornarem o hardware mais simples, as arquiteturas RISC colocam uma grande carga sobre o software.**

Como as arquiteturas RISC visam Unidades de Controle mais simples, rápidas e baratas, elas geralmente optam por instruções mais simples possível, com pouca variedade e com poucos endereços.

A pouca variedade dos tipos de instrução e dos modos de endereçamento, além de demandar uma Unidade de Controle mais simples, também traz outro importante benefício, que é a previsibilidade.

Como as intrusões variam pouco de uma para outra, é mais fácil para a Unidade de Controle prever quantos ciclos serão necessários para executa-las. Esta previsibilidade é propícia para maior uso de pipeline, técnica que veremos adiante.

Resumo das principais características da arquitetura RISC:

• O acesso à memória se dá somente via instruções load e store;
• As demais instruções são executadas nos registradores internos do processador, chamadas operações do tipo registro-registro;
• Grande número de registradores de propósito geral e poucos de propósito específico;
• Uso intenso de registradores. Admite frequências mais altas;
• Formato de instrução facilmente descodificável e de tamanho fixo;
• Pequeno conjunto de instruções de formato simples (dezenas);
• Exige mais espaço na memória e programação mais difícil;
• Complexidade reside no compilador.
• Uso intenso de pipeline;
• Redução do tamanho do CPI (cicles per instruction), em troca de maior tamanho do código;
• Executa, em média, uma instrução por ciclo.

1.4 Complex Instruction Set Computer - CISC

O termo CISC vem de **Complex Instruction Set Computer**, ou Computador de Conjunto de Instruções Complexo.

As arquiteturas CISC investem em Unidades de Controle capazes de executar tarefas complexas.


Os processadores CISC trabalham com um maior volume de instruções e dados simultaneamente. Devido à elevada quantidade, esses dados não podem ser armazenados em registradores, e são geralmente armazenados em memória.

Dessa forma, os processadores CISC utilizam mais memória principal e memória cache, enquanto os processadores RISC utilizam mais registradores.

As principais características da arquitetura CISC são:

• São mais lentos por executarem instruções mais complexas;
• Programas mais curtos e mais simples;
• Poucos registradores, obrigando a realizar mais referências à memória;
• Simplificação de compiladores em troca de alto número de instruções complexas e de vários formatos (micro código);
• Hardware mais caro e complexo se comparado ao RISC;
• Impossibilidade de se alterar alguma instrução composta;
• Existe o nível da micro programação. Instruções guardadas no processador, facilitando a vida dos programadores;
• Não utiliza ou faz uso moderado de pipeline.

Por exemplo, se for necessário realizar uma **operação de multiplicação**, vamos observar a figura abaixo para compreender como a mesma será efetivada diferentemente nas duas arquiteturas.



Nesta operação é necessário carregar os números a serem multiplicados, realizar a multiplicação e armazenar o resultado.

Caso seja realizada na arquitetura RISC, observamos que serão utilizadas várias instruções especificadas e simples para realizá-la.

Também observamos, na parte à direita da figura, que na arquitetura CISC é utilizada apenas uma instrução (**MULT**iplicar) mais complexa e que realiza toda a operação. Perceberam?

Processadores híbridos são essencialmente processadores CISC (para cuidar das instruções mais complexas) com núcleo RISC (para cuidar das instruções mais simples).

A conversão de códigos de programas de uma arquitetura CISC para a arquitetura RISC leva a um aumento de código.

Avancemos!!!!

Iniciamos nosso estudo chamando a atenção que as diversas partes, componente e estruturas do sistema computacional se interligam. Como ocorre esta comunicação, que meios são utilizados?

A compreensão deste aspecto passa pelo entendimento das arquiteturas de hardware, que passamos a discorrer deste ponto e diante.

1.5 ARQUITETURAS CLÁSSICAS

Pessoal, no tópico anterior vimos as possíveis arquiteturas da CPU, relativamente ao conjunto de instruções. Neste tópico, veremos como os componentes básicos do sistema computacional podem se relacionar.

Comentamos, na parte inicial de nosso texto, que a funções básicas de um computador são processar, armazenar, transferir e controlar. Para levar a cabo estas funções, um computador dispõe de um ou mais dos seguintes componentes:

- **Unidade de Processamento Central** (CPU) – comumente chamado de processador ou CPU, é o responsável pelo controle das operações do computador e por processar dados e instruções;

- **Memória** – componente responsável por armazenar dados. Há vários tipos de memórias especializadas. As mais relevantes são a memória principal e a memória secundária;
- **Entrada e saída** – permite ao PC receber e fornecer dados aos seus utilizadores;
- **Barramento** ou sistema de interconexão – interliga os diversos componentes do PC;

Em função da melhor forma de interconectar os diversos componentes, foram propostas arquiteturas. Discorremos a seguir sobre as características e distinções das arquiteturas clássicas.

- Arquitetura de Von Neumann

Já sabemos que os computadores modernos dispõem de uma diversidade de componentes, todos atuando conjuntamente para propiciar um sistema computacional.

Mas se necessitarmos avaliar a melhor forma de conectar os componentes de um sistema computacional, a que modelo podemos recorrer? Um modelo bastante conhecido é a **arquitetura de Von Neuman**.

John Von Neumann foi um teórico que contribuiu de forma significativa para a evolução dos computadores. Ele propôs os elementos críticos e a disposição de um sistema computacional, seu modelo é denominado de **Arquitetura de Von Neumann**.




A **principal característica** da Arquitetura de Von Neumann é apresentar um **único barramento externo** compartilhado e memória única, para dados e endereços.

Embora apresente baixo custo, esta arquitetura apresenta desempenho limitado pelo gargalo do barramento.

Um modelo refinado desta arquitetura é o **Modelo Barramento de Sistema** que inclui: UC, ULA, memória, E/S, registradores.

Os computadores são organizados em componentes ligados pelo barramento: Processador (UC + ULA); Memória; Dispositivos de entrada e saída; Registradores. Esta organização é ilustrada na figura abaixo:



Os dispositivos de entrada e dispositivos de saída possibilitam a interação com o usuário.

A comunicação entre os componentes é realizada através de um caminho compartilhado chamado **barramento de sistema** (também denominado tecnicamente de bus), constituído do barramento de dados, do barramento de endereços e o barramento de controle. Existe também um barramento de energia e algumas arquiteturas podem ter um barramento de E/S separado.


A proposta de Von Neumann para a construção de um computador previa que ele:

a) **Codificasse** instruções que pudessem ser armazenadas na memória e que se usassem cadeias de uns e zeros (binário) para codificá-lo;
b) **Armazenasse** na memória as instruções e todas as informações que fossem necessárias para a execução da tarefa desejada;
c) **Processe** o programa, com as instruções buscadas diretamente na memória.

A Arquitetura de Von Neumann vem sendo utilizada, mas não em seu formato original, pois muitas melhorias foram realizadas visando obter uma máquina com desempenho cada vez mais elevado, como é o caso das **arquiteturas paralelas**, que replicam alguns elementos da arquitetura básica de Neumann.

- Arquitetura de Harvard


Nesta arquitetura, existem duas **memórias** externas **independentes** (e normalmente também barramentos independentes) **para dados e endereços**. Na figura abaixo vemos uma comparação das duas arquiteturas.



Esta característica reduz de forma sensível o gargalo de barramento, que é uma das principais barreiras de desempenho, em detrimento do encarecimento do sistema como um todo.

Apesar da existência desses modelos clássicos de arquitetura, temos que ter em conta que devido a suas limitações, na prática, observamos que mesclam e trazem inovações nestas arquiteturas clássicas.

Podemos observar arquiteturas como a ilustrada na figura seguinte:



Vamos a seguir passar a aprofundar cada componente, e entendermos alguns detalhes importantes.

HORA DE PRATICAR!

Antes, porém, vamos ao que nos interessa: resolução de questões!!!!

1.6 RESOLUÇÃO DE QUESTÕES

1. **(2016 - Cespe - TRE/PI - Cargo 6) -** A respeito de arquitetura e organização de computadores, assinale a opção correta.

a) Os projetos das unidades operacionais de um computador e de suas interconexões estão incluídos na definição da arquitetura de computadores.
b) A organização de um computador refere-se aos atributos de um sistema que têm impacto direto sobre a execução lógica de um programa.
c) O conjunto de instruções e o número de bites usados para representar os vários tipos de dados são atributos da arquitetura de computadores.
d) Os mecanismos de entrada e saída e as técnicas de endereçamento à memória são definidos na organização de computadores.
e) A tecnologia de memória usada em um computador é definida na arquitetura de computadores.

Comentários:

Pessoal, para resolver esta questão é necessário ter bem sedimentados dois conceitos bastante importantes: arquitetura de computadores e organização de computadores. **Arquitetura de computadores** é o projeto conceitual da estrutura de um sistema computacional. Ela se refere à estrutura e à organização do hardware e ao funcionamento interno do computador. Já a **organização de computadores** diz respeito ao estudo dos componentes físicos que compõem o computador, configuração e relações. Diante disto, vamos analisar a correção de cada uma das alternativas:
a) Errada - Os projetos das unidades operacionais de um computador e de suas interconexões estão incluídos na definição da organização de computadores.
b) Errada - A organização de um computador refere-se as relações entre os componentes físicos de um sistema.
c) Certa - O conjunto de instruções e o número de bits usados para representar os vários tipos de dados são atributos da arquitetura de computadores.
d) Errada - Os mecanismos de entrada e saída e as técnicas de endereçamento à memória são definidos na arquitetura de computadores.
e) Errada - a tecnologia de memória usada em um computador é definida na organização de computadores.

Gabarito: C

2. **(2016 - Cespe - TRE/PI - Cargo 6) -** Afirmar que hardware e software são logicamente equivalentes significa que

a) o software consiste em algoritmos e suas representações no computador, e o hardware consiste em circuitos integrados, placas de circuito impresso, cabos, fontes de energia, memórias e outros componentes tangíveis.
b) a fronteira entre hardware e software, nitidamente estabelecida nos primórdios da computação, se manifesta relativamente difusa nas concepções dos computadores atuais.
c) qualquer operação executada por software também pode ser embutida diretamente no hardware, e qualquer instrução executada em hardware também pode ser simulada em software.
d) hardware não pode funcionar sem software e software não pode funcionar sem hardware.
e) é preciso haver equilíbrio entre o hardware e o software de um computador quanto a custos, desempenho e confiabilidade.

Comentários:

Afirmar que hardware e software são logicamente equivalentes significa que qualquer operação executada por software também pode ser embutida diretamente no hardware, e qualquer instrução executada em hardware também pode ser simulada em software. Gabarito letra C.

Gabarito: C

---

3. **(2014 – Cespe - Antaq - cargo 2)** - Acerca da arquitetura de servidores, julgue o item seguinte. Atualmente, os fabricantes de computadores têm adotado exclusivamente a arquitetura RISC para o desenvolvimento de chips para processadores, dado o melhor desempenho dessa arquitetura em relação à arquitetura CISC.

Comentários:

A assertiva está equivocada, pessoal. Na verdade, atualmente, segundo a literatura consagrada, os fabricantes de computadores têm adotado **arquitetura híbridas, com características CISC e RISC**, para o desenvolvimento de chips para processadores. Gabarito Errada.

Gabarito: Errada

---

4. **(2011 - CESPE - Correios - Analista de Correios - Engenheiro - Engenharia Eletrônica)** - As instruções CISC são mais simples que as instruções RISC, por isso, os compiladores para máquinas CISC são mais complexos, visto que precisam compensar a simplificação presente nas instruções. Entretanto, se for usado pipeline, a complexidade do compilador CISC é

reduzida, pois a arquitetura pipeline evita a necessidade de reordenação inteligente de instruções.

Comentários:


As instruções RISC são mais simples que as instruções CISC. As instruções complexas na arquitetura RISC são montadas com conjuntos de instruções simples, o que acarreta a complexidade do compilador RISC, que pode ser reduzida com o uso de pipeline.

Gabarito: ERRADA

5. **(2013 - CESPE - STF - Analista Judiciário - Engenharia Elétrica)** - Arquiteturas computacionais do tipo von Neumann são caracterizadas por utilizarem processadores com vários núcleos no mesmo chip.

Comentários:

A arquitetura de Von Neumann é caracterizada por definir que um computador é integrado pelos seguintes componentes básicos: CPU, memória principal, barramento e dispositivos de entrada e saída.



A arquitetura de Von Neumann não propõe a existência de múltiplos núcleos no processador. Assertiva Errada.

Gabarito: ERRADA

6. **(2013 - CESPE - SERPRO - Analista - Suporte Técnico)** - Processadores RISC e CISC diferem, fundamentalmente, no tamanho e na complexidade do conjunto de instruções.

Comentários:

RISC (Reduced Instruction Set Computer, Computador com Conjunto Reduzido de

Instruções) é uma arquitetura de computadores que possui as seguintes características:

- tecnologia para máquinas de alta performance (não há preocupação com compatibilidade);

- máquina com conjunto reduzido de instruções básicas em hardware (cerca de 50 instruções);

- uso de chips processadores VLSI (Very Large Scale Integration, Integração em Escala Muito Grande) sem interpretação;

- demais instruções complexas são geradas por combinação das instruções simples.

Gabarito: CERTA

---

7. **(2014 - CESPE – TCDF – ANAP)** – No caso das máquinas RISC, a busca por soluções mais simples conduziu à criação de instruções dos tipos load/store para acesso a memória, utilizando-se somente o modo de endereçamento direto e demais operações no processador.

Comentários:
Em uma **arquitetura load/store**, somente as instruções load/store acessam podem acessar a memória, todas as outras utilizam registradores como operandos. O motivo é que os registradores são mais rápidos. Na arquitetura RISC, a busca por instruções mais simples acarretou a criação de instruções dos tipos load/store para acesso a memória. **Esta primeira parte da assertiva está correta! O erro da assertiva está na parte final do texto.** As instruções Load and store suportam três modos de endereçamento: Register **Indirect** Addressing; Register **Indirect** with Immediate Index Addressing; e Register **Indirect** with Index Addressing. Assim, essa questão está errada.

Gabarito: Errada

---

8. **(2014 - Cespe - TCDF – ANAP Cargo 4)** - No caso das máquinas RISC, a busca por soluções mais simples conduziu à criação de instruções dos tipos load/store para acesso à memória, utilizando-se somente o modo de endereçamento direto e demais operações no processador.

Comentários:

Pessoal, observem o nível de atenção necessário para a correta resolução de questões da banca. Como temos tornado prática, podemos dividir a questão em assertivas menores. A primeira assertiva ficaria nos seguintes termos: “No caso das máquinas RISC, a busca por soluções mais simples conduziu à criação de instruções dos tipos load/store para acesso à memória”. Nesses termos a assertiva está perfeita, realmente as instruções load/store, mais simples que as estratégias anteriores, que contavam com conjuntos de instruções mais complexas e com mais funções, integra a estratégia de máquinas RISC, que literalmente condiz a conjunto reduzido de instruções. Partamos então para o restante da assertiva: “utilizando-se somente o modo de endereçamento direto e demais operações no processador”. Nesse ponto reside o erro da questão. As máquinas RISC, a despeito de fazerem uso de instruções load/store, não se limitam ao uso de modo de endereçamento direto, sendo cabível o uso de outros modos de endereçamento. Assim, concluímos que em virtude da parte final estar incorreta, a assertiva está Errada.

Gabarito: Errada

---

9. **(2014 - FCC - TJ-AP - Analista Judiciário - Área Apoio Especializado - Tecnologia da Informação)** - Um típico ciclo de execução de instrução, em um computador com arquitetura Von Neumann, em primeiro lugar

a) fará a decodificação da instrução e obterá os operandos da memória, armazenando-os na memória cache.
b) gerará o endereço de memória e utilizará o barramento de dados para obter os operandos da instrução
c) trará uma instrução da memória principal e a armazenará no registrador de instrução.
d) obterá os dados da instrução e depois os armazenará em dispositivos de memória secundária, como extensão da memória principal.
e) trará os dados da instrução armazenados no disco magnético e depois os armazenará na memória principal.

Comentários:

Em um computador com arquitetura Von Neumann, um ciclo de execução de instrução segue a seguinte ordem: busca de instruções, decodificação, execução, acesso à memória e gravação nos registradores. A busca da instrução traz uma instrução da memória principal e a armazena no registrador de instrução. Alternativa correta letra C.

Gabarito: C

---

10. (2010 - FCC - TRE-AM - Analista Judiciário - Tecnologia da Informação) - Numa máquina estruturada multinível, é o nível essencial para as máquinas CISC (Complex Instruction Set Computer), mas que inexiste nas máquinas RISC (Reduced Instruction Set Computer). Trata-se do nível

a) do sistema operacional.
b) de lógica digital.
c) de microprogramação.
d) convencional de máquina.
e) do montador.

Comentários:

Microprogramação é o nível de máquina, havendo um programa denominado microprograma, cuja função é interpretar as instruções de nível 2. Este nível é essencial para na arquitetura CISC (Complex Instruction Set Computer) que dele depende para disponibilizar programas em código executável mediante o uso do conjunto complexo de instruções. As arquiteturas RISC não contam com o nível da microprogramação.

Gabarito: C

---

11. (2010 - FCC - DPE-SP - Agente de Defensoria - Administrador de Banco de Dados) - Na arquitetura de von Neumann, a unidade básica de transferência da memória ou para a memória denomina-se

a) byte.
b) endereço.
c) instrução.
d) palavra.
e) dado.

Comentários:

PALAVRA de um computador é a quantidade de bits que ele utiliza na composição das instruções internas. Cada processador trabalha com grupo de bits de tamanho fixo, simultaneamente. Assim, existem processadores que trabalham com 8 bits, 16 bits, 32 bits, 64 bits de PALAVRA. A unidade básica de manipulação de dados está na letra D.

Gabarito: D

12. (2011 - FCC - TRT - 1ª REGIÃO (RJ) - Analista Judiciário - Tecnologia da Informação) - Em relação às arquiteturas CISC e RISC, é INCORRETO afirmar:

a) Em RISC, a execução dos comandos é mais rápida e isso tem um preço, pois um processador RISC exige um conjunto de circuitos mais complexos e um número maior de transistores.
b) Muitas máquinas RISC não possuem instruções para multiplicação ou divisão e, por isso, uma operação de multiplicação, por exemplo, é executada por meio de sucessivas somatórias e deslocamentos.
c) CISC possui instruções complexas, o que contrasta com a simplicidade das instruções RISC.
d) Na CISC, qualquer instrução pode referenciar a memória; na RISC, a referência é restrita a Load e Store.
e) Processadores híbridos são essencialmente processadores CISC (para cuidar das instruções mais complexas) com núcleo RISC (para cuidar das instruções mais simples).

Comentários:

a) **Errada** - Os processadores CISC utilizam mais memória principal e Cache, enquanto que os **processadores RISC utilizam mais registradores**. Assim, em RISC, a execução das instruções é mais rápida. Um processador RISC contem um maior número de registradores, que são circuitos mais simples (e não um conjunto de circuitos mais complexos, como afirma o texto da alternativa).

b) Certa – Este é um exemplo de decisão arquitetural do conjunto de instruções que ilustra a simplicidade RISC.

c) Certa - Mantra RISC x CISC. Para não esquecer!!!

d) Certa – Arquitetura load/store é outra denominação comum para arquiteturas RISC. Isso significa que, neste caso, somente instruções load e store podem interagir com a memória, as demais instruções são executadas nos registradores internos do processador.

e) Certa!!!

Gabarito: A

13. (2009 - FCC - TJ-PA - Analista Judiciário - Tecnologia da Informação) - Comparativamente com CISC, são características da arquitetura de computadores RISC ocupar

a) menos espaço na memória e exigir programação mais fácil.
b) menos espaço na memória e exigir programação mais difícil.

c) mais espaço na memória e exigir programação mais difícil.
d) mais espaço na memória e exigir programação mais fácil.
e) menos espaço na memória e não influir no tipo de programação.

Comentários:

O fundamental para diferir as duas arquiteturas diz respeito ao número e ao tipo de instruções de cada uma. A pergunta de fundo é sempre qual arquitetura entre as duas é mais eficiente? A comparação sobre o tamanho dos programas e uso de memória é uma celeuma! Não há consenso, a conclusão varia entre autores.

RISC - R é reduced, é a arquitetura que possui um conjunto reduzido de instruções simples, ok? RISC executa instruções mais simples, mas a programação dá mais de trabalho, pois dispomos apenas de instruções simples e utilizamos mais compiladores, isso resulta em programas maiores e mais complexos. RISC a programação é mais difícil pois é necessário combinar várias instruções simples sempre que for preciso executar alguma tarefa mais complexa, daí a afirmação que RISC ocupa **MAIS espaço na memória**. RISC executa instruções mais simples e resulta em programas maiores e mais complexos. Além disso, em função da necessidade de lidar com estas instruções torna a **programação MAIS difícil**.

CISC - C é a abreviatura de Complex, é a arquitetura que possui um conjunto maior de instruções complexas. CISC executa instruções mais complexas e resulta em programas mais curtos e mais simples. CISC ocupa **menos espaço na memória** e a programação é mais simples.

Assim, como acabamos de recapitular, RISC ocupa MAIS espaço na memória e exige programação mais difícil. Gabarito, letra C.

Gabarito: C

14. (2009 - FCC - TJ-SE - Técnico Judiciário - Programação de Sistemas) - A instrução em linguagem de máquina é a indicação de uma

a) sequência de códigos que o hardware possui em seu setup de configuração.
b) tarefa executada pelo hardware sob comando indireto do sistema operacional.
c) operação básica que o hardware é capaz de executar diretamente.
d) tarefa de programação executada pelo hardware em um ciclo de máquina.
e) operação executada diretamente pelo comando de um hardware de entrada, como por exemplo: teclado.

Comentários:

A instrução em linguagem de máquina é uma operação básica que o hardware é capaz de executar diretamente. Vejamos as alternativas comentadas:

a) **Errada** - a sequência de códigos que o hardware possui em seu setup de configuração pode ser código embarcado, microcódigo, etc.

b) **Errada**- uma tarefa executada pelo hardware sob comando indireto do sistema operacional remete à definição de processo.

c) **Certa** - a operação básica que o hardware é capaz de executar diretamente é uma definição adequada de instrução, podemos ter instruções em linguagem de alto nível ou em linguagem de máquina.

d) **Errada** - um ciclo de instrução é a tarefa de programação executada pelo hardware em um ciclo de máquina.

e) **Errada** - operação de I/O (entrada/saída) é operação executada diretamente pelo comando de um hardware de entrada, como por exemplo: mouse, teclado.

Alternativa C é nosso gabarito.

Gabarito: C

---

15. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – Em relação ao projeto de máquinas RISC e CISC, assinale a alternativa correta.

a) Dadas as características das instruções das máquinas CISC, o pipeline fica favorecido nessa arquitetura.
b) Arquiteturas RISC normalmente realizam poucas operações de registrador para registrador, aumentando o acesso à memória cache.
c) Programas para arquiteturas CISC sempre possuem tamanho menor que programas para arquiteturas RISC, devido à relação um para um de instruções de máquina e instruções de compilador.
d) Arquiteturas RISC tendem a enfatizar referências aos registradores no lugar de referências à memória.
e) Arquiteturas CISC usam um número muito grande de instruções simples em detrimento de instruções complexas.

Comentários:

a) Errada! Instruções CISC não se ajustam muito bem a arquiteturas de pipeline, pois para um pipeline trabalhar de forma eficiente cada instrução precisa ser similar as demais instruções, em termos de complexidade.
b) Errada! Arquiteturas RISC normalmente realizam muitas operações de registrador para registrador.
c) Errada! Programas em arquiteturas CISC geralmente possuem tamanho menor que programas para arquiteturas RISC.
d) Certa!
e) Errada! Arquiteturas CISC são capazes de usar um número muito grande de instruções complexas.

Gabarito: D

---

16. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – "Programas menores têm duas vantagens. A primeira é consumir um menor espaço de memória, resultando na economia desse recurso. Como a memória é, hoje em dia, muito barata, essa vantagem potencial deixa de ser tão significativa. A vantagem mais importante de programas menores é, portanto, contribuir para melhorar o desempenho. Isso pode acontecer de duas maneiras. Primeiro, um menor número de instruções significa menor número de bytes de instruções a serem buscados. Segundo, em um ambiente de paginação, programas menores ocupam um número menor de páginas, o que reduz a taxa de falta de páginas. O problema com essa linha de raciocínio é que não se pode ter certeza de que um programa compilado para uma arquitetura CISC será menor que um programa compilado para uma arquitetura RISC correspondente."

> *STALLLINGS, William. Arquitetura e organização de computadores, São Paulo: Prentice Hall, 2003. p. 494.*

Considerando as informações apresentadas, acerca das arquiteturas RISC e CISC, é correto afirmar que


a) um conjunto de instruções reduzidas e apenas uma instrução por ciclo consiste em característica comum das arquiteturas CISC.
b) projetos de arquitetura CISC podem conter e se beneficiar de características RISC, e vice-versa.
c) projetos de arquitetura RISC não utilizam tamanho único de instrução.
d) as arquiteturas RISC e CISC têm projetos completamente diferentes, sendo impossível mesclar suas características.
e) o tamanho único de instrução, nas arquiteturas em geral, dificulta a busca e a decodificação de instruções, mas acelera a interação de busca de instruções com a unidade de gerenciamento de memória principal.

Comentários:
Pessoal, a alternativa mais correta é a letra B, projetos de arquitetura CISC podem se beneficiar de características RISC, e vice-versa. Entendam cada arquitetura como um conjunto de características com as quais um projeto de processador pode dispor, e que podem ser combinadas. Não se trata portanto de arquiteturas cujas características sejam inteiramente excludentes, ok. Para estes casos de conjunção de características, referimos as ditas arquiteturas híbridas, pois possuem características em comum com as arquiteturas mais tradicionais.

Gabarito: B

---

17. (2010 - PaqTcPB - IPSEM - Administrador) - Analise a figura que representa o esquema baseado na arquitetura proposta por Von Neumann e assinale a opção que corresponde respectivamente à ordem crescente das partes numeradas indicadas na figura.




a) Periféricos de Entrada, ULA, UC, CPU, Memória e Periféricos de Saída.
b) Periféricos de Saída, Memória, CPU, ULA, UC e Periféricos de Entrada.
c) Periféricos de Saída, ULA, UC, CPU, Memória e Periféricos de Entrada.
d) Memória, CPU, ULA, UC, Periféricos de Entrada e Periféricos de Saída.
e) Periféricos de Entrada, CPU, UC, ULA, Memória e Periféricos de Saída.

Comentários:

A arquitetura básica da maioria dos computadores modernos segue, ainda, que de forma geral, os conceitos estabelecidos na arquitetura proposta por Von Neumann. É a chamada arquitetura de Von Neumann.

Segundo esta arquitetura, integram um computador os seguintes componentes básicos: CPU, memória, barramento e dispositivos de entrada e saída.



Na figura apresentada no comando da questão, a correspondência correta é 1) Periféricos de Entrada; 2) CPU, composta por 2.1) UC e 2.2)ULA; 3) Memória e 4) Periféricos de Saída. Assim, nosso gabarito é a letra E.

Gabarito: E

18. (2009 - VUNESP - CETESB - Engenheiro Eletricista) - Quais são os componentes de um computador que usa arquitetura de von Neumann?

a) Memória, unidade aritmética e lógica, unidade central de processamento, unidade de controle e unidades de entrada e de saída**.**
b) Unidade aritmética e lógica, unidade central de processamento, unidade de controle e unidades de entrada e de saída.
c) Memória, unidade central de processamento, unidade de controle e unidades de entrada e de saída.
d) Memória, unidade aritmética e lógica, unidade de controle e unidades de entrada e de saída.
e) Memória, unidade aritmética e lógica, unidade central de processamento e unidades de entrada e de saída.

Comentários:

A arquitetura básica da maioria dos computadores modernos segue, ainda, de forma geral, a chamada arquitetura de Von Neumann.

Segundo esta arquitetura, integram um computador os seguintes componentes básicos: CPU, memória, barramento e dispositivos de entrada e saída.

As alternativas não apresentam o barramento como um dos integrantes da arquitetura de Von Neumann. Portanto a alternativa que os enumera corretamente é letra A: Memória, CPU (composta por unidade aritmética e lógica, unidade central de processamento, unidade de controle) e unidades de entrada e de saída

Gabarito: A

19. (2013 - FUNDEP - IPSEMG - Analista - Tecnologia da Informação) - Considerando-se o conceito de uma arquitetura de computadores tradicional (von Neumann), é INCORRETO afirmar que

a) dados e instruções são armazenados em uma memória de leitura e escrita.
b) o conteúdo da memória é endereçado por uma posição, independente do tipo de dado armazenado nesse local.
c) o fluxo de execução das instruções é sequencial, exceto se houver um desvio explícito.
d) o hardware é projetado para uma classe específica de aplicações (programas).

Comentários:

Uma das características da arquitetura de computadores de Von Neumann é ser uma arquitetura de propósito geral. O hardware é projetado para executar qualquer classe de aplicações ou programas. Alternativa D é a incorreta.

Gabarito: D

20. (2013 - VUNESP - UNESP - Assistente de Informática) - Em relação à conhecida Arquitetura Harvard de computadores, é correto afirmar que

a) é constituída por uma Unidade de Controle, uma Unidade Lógica e Aritmética e uma Memória
b) ela se diferencia de outras arquiteturas por possuir dois conjuntos separados de memória: um para dados e outro para instruções.
c) ela possui um repertório com mais instruções do que o repertório da Arquitetura de von Neumann
d) o seu desempenho, quando comparado com a Arquitetura de von Neumann, é inferior.
e) uma de suas desvantagens é a impossibilidade de leitura de instruções e operandos simultaneamente

Comentários:

A arquitetura básica da maioria dos computadores modernos é chamada arquitetura de Von Neumann. Segundo esta arquitetura, integram um computador os seguintes componentes básicos: CPU, memória, barramento e dispositivos de entrada e saída.

A arquitetura da Harvard se distingue das outras por possuir duas memórias diferentes e barramentos independentes. Alternativa correta letra B.

Gabarito: B

21. (2013 - VUNESP - CTA - Tecnologista Pleno – Computação) - A Arquitetura Harvard de computadores tem como uma de suas características marcantes o fato de

a) acessar a memória de dados separadamente da memória de programa.
b) utilizar três tipos diferentes de memórias, com acessos independentes.
c) dissipar menos calor quando comparada com a Arquitetura de von Neumann.
d) dissipar menos calor quando comparada com a Arquitetura de von Neumann.
e) não precisar se utilizar do recurso de interrupções para realizar operações de entrada/saída de dados.

Comentários:

A arquitetura da Harvard se distingue das outras por possuir duas memórias diferentes, uma para dados e outra memória para instruções. Como há duas memórias distintas, o acesso a memória de dados é feito separadamente da memória de programa. Alternativa correta letra A.

Gabarito: A

22. (2013 - VUNESP - UNESP - Assistente de Informática) - Um computador baseado em uma Unidade Central de Processamento do tipo RISC.

a) não faz uso de pipeline.
b) executa cada instrução em um ciclo de relógio
c) possui instruções de tamanho variável.
d) possui muitos modos de endereçamento
e) possui um grande conjunto de instruções.

Comentários:

RISC (Reduced Instruction Set Computer, Computador com Conjunto Reduzido de Instruções) é uma arquitetura de computadores que possui as seguintes características: máquina com conjunto reduzido de instruções básicas em hardware (cerca de 50 instruções); demais instruções complexas são geradas por combinação das instruções simples. A arquitetura permite a redução do tamanho

do CPI (ciclos por instrução), em troca de maior tamanho do código, e executa, **em média**, uma instrução por ciclo. Ademais, como já comentado, a arquitetura RISC, é propícia ao uso de pipeline, em função da maior previsibilidade proporcionada pelo conjunto reduzido de instruções, e por estas em regra serem de tamanhos fixos.

Gabarito: B

---

23. (2013 - FUNDEP - CODEMIG - Analista - Análise de Sistemas) - A estrutura que é utilizada para criar computadores mais velozes por executarem um conjunto reduzido de instruções é:

a) CISC.
b) RAID.
c) RISC.
d) OLAP.

Comentários:

Simplificadamente, a arquitetura RISC é utilizada para criar computadores mais velozes por executarem um conjunto reduzido de instruções. Em contraposição, a alternativa A é a arquitetura implementada por um conjunto complexo de instruções.

Gabarito: C

---

24. (2010 - ESAF - SUSEP - Analista Técnico) - Em uma Arquitetura RISC

a) há poucos registradores.

b) há pouco uso da técnica pipelining.

c) as instruções possuem diversos formatos.

d) as instruções são realizadas por microcódigo.

e) as instruções utilizam poucos ciclos de máquina.

Comentários:

RISC (Reduced Instruction Set Computer) é uma arquitetura de computadores que dispõe de um conjunto reduzido de instruções simples, as demais instruções complexas são geradas por combinação das instruções simples. A simplicidade das instruções permite a execução, em média, uma instrução por ciclo. Assim a arquitetura utiliza poucos ciclos de máquina para a execução de uma instrução. Alternativa correta letra E.

Gabarito: E

25. (2013 - FUNDEP - IPSEMG - Analista - Tecnologia da Informação) - A arquitetura RISC de um computador possui as seguintes características, EXCETO:

a) Formatos simples de instruções.
b) Modos simples de endereçamento.
c) Operações memória-para-memória.
d) Uma instrução por ciclo.

Comentários:

RISC (Reduced Instruction Set Computer) é uma arquitetura de computadores que dispõe de um conjunto reduzido de instruções simples, as demais instruções complexas são geradas por combinação das instruções simples.

Na arquitetura RISC, há um grande número de registradores de propósito geral e poucos registradores de propósito específico. Em virtude do grande número de registradores, a maior parte das operações é de registrador para registrador, e não de memória para memória. Alternativa incorreta letra C.

Gabarito: C

26. (2015 - CESGRANRIO - Petrobras - Profissional Júnior) - Processadores RISC e CISC são ainda hoje fonte de discussão na hora de se escolher a configuração adequada de um projeto. Espera-se, normalmente, que processadores RISC

a) façam em uma instrução o que os processadores CISC fazem em muitas.

b) possuam instruções simples, executadas em um único ciclo

c) realizem instruções mais longas, porém mais ricas em semântica.

d) reduzam o número de instruções de máquina para executar um programa compilado.

e) sejam construídos em torno de um núcleo CISC.

Comentários:

Processadores RISC devem possuir instruções simples, que possam ser executadas em média em um único ciclo de instrução.

Gabarito: B

---

27. (2014 - VUNESP - DESENVOLVESP - Analista de Sistemas) - Em um computador, os caminhos por onde, de forma geral, trafegam informações entre os seus diversos componentes são conhecidos como

a) Pipeline.

b) Barramento.

c) Via de Controle.

d) Registradores da CPU.

e) Máquina de von Neumann.

Comentários:

Barramentos são caminhos da arquitetura de computadores que permitem o tráfego de informação entre os componentes do computador.

Gabarito: B

---

28. (2010 - MS CONCURSOS - CODENI-RJ - Analista de Sistemas) - É um elemento crucial do sistema de computação, constituídos de linhas de transmissão por onde os sinais

elétricos fluem entre o processador e demais componentes do sistema. Eles podem conduzir dados, endereços ou sinais de controle. Essa descrição se refere a:

a) BIOS.

b) BCD.

c) Barramento.

d) Bloco.

Comentários:

Barramentos são caminhos da arquitetura de computadores que permitem o tráfego de informação entre os componentes do computador. São linhas de transmissão entre o processador e demais componentes, podem conduzir dados, endereços ou sinais de controle.

Gabarito: C

---

29. **(2017 – CONSULPLAN - TRE-RJ - Técnico Judiciário - Operação de Computadores)** - RISC e CISC são duas tecnologias de projeto de processadores, que possuem características próprias. CISC (Complex Instruction Set Computers) ou computadores com um conjunto complexo de instruções foi caracterizada no início da década de 80. RISC (Reduced Instruction Set Computers) ou computadores com um conjunto de instruções reduzidas surgiu, inicialmente, na década de 70 em um projeto da IBM. Assinale a alternativa INCORRETA acerca das características das arquiteturas CISC.

a) Uso de microcódigo.
b) Execução rápida de cada instrução (uma por ciclo de relógio).
c) Construção de conjuntos com instruções completas e eficientes.
d) Criação de instruções de máquina de “alto nível”, ou seja, com complexidade semelhante à dos comandos de alto nível.

Comentários:
Questão simples e direta sobre RISC e CISC. Atenção, a questão nos pede a alternativa INCORRETA sobre CISC, ok?
a) **Certa** – CISC faz uso de microcódigo.
b) **Errada** – RISC permite execução rápida de cada instrução (uma por ciclo de relógio).
c) **Certa** – CISC possui conjuntos com instruções completas e eficientes.

d) **Certa** – É característica da arquitetura CISC a criação de instruções de máquina de “alto nível”. A letra B é a alternativa mais acertada.

Gabarito: B

2 – PROCESSAMENTO

A Unidade Central de Processamento - CPU - é encarregada de buscar as instruções e dados da memória, executar as instruções e então armazenar os valores resultantes de volta na memória.

A Unidade Central de Processamento (CPU) é responsável pelo processamento e execução de programas armazenados na memória principal, buscando suas instruções, examinando-as e, então, executando uma após a outra.

Para cumprir estas funções, a CPU possui componentes especializados. A CPU é composta por várias partes distintas e especializadas, entre elas: **Unidade de Controle** (UC), **Unidade Lógica Aritmética** (ULA), e **registradores**.

2.1 CPU

A função principal da CPU é executar instruções, realizar e controlar o processamento.



Vamos ver um detalhamento das principais partes de CPU:

- **Unidade de controle** - busca instruções na memória principal e determina o tipo de cada instrução; gera sinais de controle apropriados para a ativação das atividades necessárias à execução propriamente dita da instrução identificada.

A função mais importante da UC é a geração de sinais de controle para a execução da instrução. Esses sinais de controle são enviados aos diversos componentes do sistema, sejam internos da CPU (como a ULA) ou externos (como a memória e dispositivos de entrada e saída).

- **Unidade lógica e aritmética (ULA)** – É o **principal dispositivo de processamento da CPU**. Realiza um conjunto de operações necessárias à execução de instruções.

A função efetiva deste dispositivo é a execução das instruções dos programas que se encontram armazenadas na memória.

A ULA é um aglomerado de aglomerado de circuitos lógicos e componentes eletrônicos simples que, integrados, realizam as operações aritméticas e lógicas.

A ULA possui duas entradas os operandos das operações, por exemplo, a entradas de dados na ULA para a operação SOMA recebe um dado em uma de suas entradas o qual informa que a operação é SOMA, e na outra porta os operandos são X e Y.

Ao chegarem à CPU, essas instruções são interpretadas e traduzidas em operações matemáticas a serem executadas pela ULA.


São exemplos de operações executadas pela ULA: soma, multiplicação, operações lógicas (AND, OR, NOT, XOR, entre outras), negação, comparação, deslocamento, incremento, decremento e operação de complemento.

Os componentes do processador são interligados por meio de um barramento, que consiste em um conjunto de fios paralelos que permitem a transmissão de dados, endereços e sinais de controle entre a CPU, memória e dispositivos de entrada e saída.

Existem barramentos externos ao processador, cuja função é conectá-lo à memória e aos dispositivos de entrada/saída, além dos barramentos internos à CPU.

A CPU consiste de uma seção (ou caminho) de dados que contém registradores e uma Unidade Lógica Aritmética (ULA/ALU), e uma seção de controle, que interpreta instruções e efetua transferências entre registradores.

A figura abaixo ilustra a arquitetura da CPU:



O processamento necessário para a execução de uma instrução é chamado de ciclo de instrução. De forma simplificada pode-se entender o ciclo de instrução como composto de dois passos básicos: ciclo de busca e o ciclo de execução. Este ciclo é conhecido como **ciclo de busca e execução** (fetch-execute cycle), ou busca-decodificação-execução.

Os passos que a Unidade de Controle segue durante a execução de um programa são:

a) Busca na memória da próxima instrução a ser executada.
b) Decodificação do código de operação (opcode).
c) Leitura dos operandos da memória, se necessário.

d) Execução da instrução e armazenamento dos resultados.
e) Volta ao passo 1.

O **processamento** de dados é a ação de manipular um ou mais valores (dados) em sequências de ações, de modo a produzir um resultado útil.

Algumas das tarefas mais comuns de processamento são realizadas utilizando-se de operações aritméticas (somar, subtrair, multiplicar, dividir), operações lógicas (AND, OR, XOR, entre outras) e movimentação de dados entre a CPU e a memória e vice-versa, entre outras.

A CPU possui internamente uma memória pequena e de alta velocidade formada por um conjunto de registradores. Passemos então a abordar estes importantes componentes das arquiteturas de computadores e que integram a CPU: os registradores.

2.2 REGISTRADORES

Atenção pessoal, os registradores são a memória interna da CPU. E por que é necessária esta memória, interna à CPU? Em razão de que um dado deve permanecer mesmo que por um breve instante, armazenado internamente na CPU.

Esta memória é composta de registradores, na qual cada registro tem uma função própria. A CPU contém internamente os registradores, memórias de alta velocidade que permitem o armazenamento de valores intermediários ou informações de comando.

Os **registradores** são elementos de armazenamento temporário, localizados na CPU, os quais são extremamente rápidos. Em termos físicos, um registrador é um **circuito lógico** que tem a finalidade de reter a curto prazo um conjunto de bits.

Assim, as CPUs são fabricadas com certa quantidade de registradores destinados ao armazenamento de dados que serão utilizados durante o processamento e, portanto, servem de memória auxiliar básica da ULA.

Os registradores, geralmente numerosos, são utilizados para assegurar o armazenamento temporário de informações importantes para o processamento de uma dada instrução.

Conceitualmente, registrador e memória são semelhantes: a localização, a capacidade de armazenamento e os tempos de acesso às informações é que os diferenciam.

Os registradores se localizam no interior de um microprocessador, enquanto a memória é externa a este. Um registrador armazena um número limitado de bits, geralmente uma palavra de memória.

A quantidade e o emprego dos registradores variam bastante de modelo para modelo de processador. Devido à sua tecnologia de construção e por estarem localizados no interior da CPU, são muito caros e, por isso, disponíveis em quantidade limitada.



Os principais registradores são:

O registrador PC (**Program Counter**) ou Contador de Instrução aponta para o endereço da próxima instrução a ser buscada na memória para ser executada. Logo que a instrução que vai ser executada seja buscada (lida) da memória para a CPU (início do ciclo de instrução), há a modificação do conteúdo do CI de modo que ele passe a armazenar o endereço da próxima instrução na sequência.

O registrador IR (**Instruction Register**) armazena a instrução que está sendo executada pela CPU. Também existem outros registradores de uso geral ou específico, mas menos abordados pelo examinador.


O **Registrador de Endereçamento de Memória** (MAR) armazena o endereço da posição de memória que será lida ou escrita. A troca de dados com a memória é feita usando o MAR e o Registrador de Dados.

Registrador de Dados de Memória (MDR) armazena o dado lido da memória ou a ser escrito na memória.

É importante percebermos que estes componentes citados acima trabalham de forma conjunta na execução das instruções, ou seja no processamento.

Ao se iniciar um ciclo de instrução, a **(1)** Unidade de Controle emite o sinal de controle que acarretará a realização de um ciclo para **(2)** buscar a instrução na memória, e que, **(3)** via

barramento de dados e **(4)** RDM, será **(5)** armazenado no RI. Podemos visualizar melhor esta atuação conjunta no diagrama funcional da CPU, ilustrado na figura abaixo.



2.3 Endereçamento de Instruções

Um **computador funciona por meio da execução de instruções que o orientam a realizar algum tipo de operação sobre valores** (numéricos, alfanuméricos ou lógicos). Esses valores são genericamente conhecidos como **dados**.


Toda instrução consiste em uma ordem codificada (código de operação), para o processador executar uma operação qualquer sobre os dados.

Mas para ler uma informação na memória é preciso saber o endereço da memória a ser lido. Para escrever, é preciso saber o endereço da informação e para onde ela deve ir. Para apagar um dado, precisamos saber o endereço em que ele está.

FIQUE ATENTO!

Para tudo é necessário endereçamento, sejam nos registradores ou na memória. Em função disto, precisamos compreender a razão de endereçar instruções e como ele se dá.

A localização do(s) dado(s) pode estar explicitamente indicada na própria instrução por um ou mais conjuntos de bits, denominados campo do operando.



O **Código de Operação** ou OPCODE identifica a operação a ser realizada pelo processador. É o campo da instrução cujo valor binário identifica a operação a ser realizada. Cada instrução deverá ter um código único que a identifique.

Operando(s) é o campo da instrução cujo valor binário sinaliza a localização do dado (ou é o próprio dado) que será manipulado (processado) pela instrução durante a operação. Em geral, um operando identifica o endereço de memória onde está contido o dado que será manipulado.

Um operando pode também indicar um Registrador (que conterá o dado propriamente dito ou um endereço de memória onde está armazenado o dado). Os operandos indicam operações a realizar-se aos dados da instrução.

O endereçamento de uma instrução é realizado através do valor armazenado no Contador de Instrução (CI). Todo o ciclo de instrução é iniciado pela transferência da instrução para o Registrador de Instrução (RI).

Definir o campo operando da instrução como sendo um endereço da memória principal onde está localizado o dado é o modo mais comum de endereçamento de instruções; no entanto, essa não é a única maneira de indicar a localização dos dados, havendo outros modos de endereçamento.

tome nota!

Dentre os diversos modos de endereçamento desenvolvidos para processadores, os principais são:

Modo Imediato - o método mais simples e rápido de obter um dado é indicar seu próprio valor no campo operando da instrução, em vez de buscá-lo na memória. A vantagem desse método reside no curto tempo de execução da instrução, pois não gasta ciclo de memória para sua execução, exceto o único requerido para a sua busca.

Modo Direto - Nesse método, o valor binário contido no campo operando da instrução indica o endereço de memória onde se localiza o dado. Principal vantagem, é simples e requer apenas um acesso à memória. Desvantagem, limita o espaço de endereçamento.

Modo Indireto - Nesse método, o valor binário contido do campo operando representa o endereço de uma célula, mas o conteúdo da referida célula não é o valor de uma dado (como no modo direto), é outro endereço de memória, cujo conteúdo é o valor do dado. A grande desvantagem desse método é a maior quantidade de ciclos de memória requerida para completar o ciclo de instrução, pois para se acessar um dado no modo indireto é necessário efetuar dois acessos à memória (um para buscar o endereço do dado e outro para efetivamente buscar o dado).

Modo de endereçamento por registrador - Esse método tem característica semelhante aos modos direto e indireto, exceto que a célula de memória referenciada na instrução é substituída por um dos registradores do processador. Ou seja, o operando é o valor contido no registrador definido no campo do operando.

Com isso, o endereçamento mencionado na instrução passa a ser o de um registrador, e não mais de uma célula da MP. A primeira vantagem observada consiste no menor número de bits necessários para endereçar os registradores, visto que estes existem em muito menor quantidade que as células de memória.

Há duas maneiras de empregar o modo de endereçamento por registrador: **Modo por registrador direto** - O registrador endereçado na instrução contém o dado a ser manipulado; **Modo por registrador indireto** - o registrador referenciado armazena o endereço de uma célula de memória onde se encontra o dado.

2.4 PROCESSADORES DE MERCADO

Neste tópico veremos alguns exemplos de processadores comerciais para tentar ilustrar a relação com o tópico que estamos a abordar. Não veremos todos os processadores, já que há uma infinidade deles e este é um tópico apenas indiretamente exigido nas questões atinentes a arquitetura de computadores.

Os fabricantes de processadores têm trabalhado com a estratégia de lançar evolução de família de processadores e não lançamento de novos processadores.

Os processadores da Intel, por exemplo, são divididos nas famílias:
- **Pentium**, para uso doméstico ou em aplicações que não necessitam de muito desempenho;
- **i3**, para uso doméstico e corporativo para computadores com baixa demanda de desempenho, mas com melhor produtividade em comparação ao Pentium;
- **i5**, para uso em aplicações que demandam desempenho intermediário a alto e;
- **i7**, para equipamentos que demandam alto desempenho.

As gerações de processadores Intel foram lançadas nos seguintes anos: - 2ª geração: 2011; 3ª geração: 2012/13; 4ª geração: 2014; 5ª geração: 2015; 6ª geração: 2016.

Vamos agora abordar os processadores da fabricante Intel mais comuns no mercado de processadores.



Intel Core i3

O Intel Core i3 pertence à nova linha Core da fabricante Intel. O i3 traz dois núcleos de processamento, tecnologia Intel Hyper-Threading (que possibilita a realização de mais tarefas), memória cache de 4 MB compartilhada (nível L3), e suporte para memória RAM DDR3 de até 1333 MHz.

As CPUs da linha Core i3 substituíram a linha Core2Duo da Intel. Um Core i3 dispõe de um controlador de memória DDR interno, um controlador de vídeo integrado (Intel HD Graphics) e duplo canal para memória RAM (as memórias trabalham aos pares).

A Tecnologia Intel Hyper-Threading permite simular uma quantia maior de núcleos. Essa tecnologia serve para que um núcleo consiga realizar duas atividades ao mesmo tempo, daí o motivo pelo qual a tecnologia, supostamente, faz os núcleos dobrarem em quantidade.

Os processadores da linha Intel Core i3 utilizam um novo soquete (encaixe na placa mãe), fator que forçou as montadoras a criarem placas exclusivas para eles. Conhecido como socket LGA 1156, esse novo tipo de soquete será utilizado para os processadores Intel Core i3, i5 e pelos novos i7.

Intel Core i5

O Intel Core i5 encontra-se disponível em modelos de dois ou quatro núcleos, os CPUs da linha i5 possuem até 8 MB de memória cache (nível L3) compartilhada, também utilizam o soquete LGA1156, controlador de memória DDR integrado, tecnologia Intel Hyper-Threading, tecnologia Turbo Boost e muito mais.

A tecnologia Turbo Boost da Intel promete aumentar a velocidade do processador automaticamente. Segundo o site da Intel, esta tecnologia é inteligente e trabalha verificando frequência, voltagem e temperatura do processador.

Ao notar uma baixa em um dos valores-padrão utilizados pelo CPU, o Turbo Boost aumenta a frequência e consegue um desempenho muito maior em qualquer aplicação.


Imagine que a temperatura do processador está abaixo do esperado e é necessário aumentar a velocidade. Com a utilização da tecnologia Turbo Boost, o Intel Core i5 altera a frequência ou a voltagem do CPU automaticamente e resulta em um aumento significativo em desempenho.

Intel Core i7

Todos os CPUs da série Core i7 possuem quatro núcleos (o i7-980X possui seis núcleos), memória cache L3 de 8 MB, controlador de memória integrado, tecnologia Intel Turbo Boost, tecnologia Intel Hyper-Threading, tecnologia Intel HD Boost e ainda o recurso Intel QPI.

O Intel Core i7 incorporou vários aprimoramentos tecnológicos, entre eles o processo de fabricação em 45 nm ou 32 nm. A microarquitetura do Core i7 é chamada Nehalem.

A figura abaixo ilustra a divisão interna do Core i7.



Existem softwares que trabalham com conjuntos de instruções específicas, as quais precisam estar presentes nos processadores para que o programa seja executado com maior performance.

Os conjuntos de instruções principais são denominados como **SSE**, sendo que existem programas que utilizam instruções diferentes.

A linha de processadores Intel Core i7 trabalha com a tecnologia Intel HD Boost, que é responsável pela compatibilidade entre CPU e programas que usam os conjuntos de instruções SSE4. Isso possibilita um maior desempenho em aplicativos que necessitem de um maior poder de processamento.

O recurso Intel QPI, ou QuickPath Interconnect (Interconexão de caminho rápido), serve para aumentar o desempenho do processador. O QPI oferece dois caminhos (transmissão e recepção dos dados) para o chip se comunicar com outros dispositivos ou processadores.

O QPI só está presente no Intel Core i7 da série 900. O Intel QPI aumenta a largura de banda (o que permite a transmissão de mais dados) possibilitando taxas de transferência de até 25.6 GB/s, e diminui as latências, em vez de aumentar a frequência ou a tensão.

2.5 BARRAMENTO

O Barramento é responsável por interligar todos os componentes listados acima. Trata-se de uma via de comunicação composta por diversos fios ou condutores elétricos por onde circulam os dados manipulados pelo computador.

É também o conjunto formado pela parte física (fios, conectores) somado a um protocolo que regula a utilização do barramento. Os fios são compartilhados, mas somente um dispositivo pode enviar dados em um momento. Os demais dispositivos escutam, mas em geral só um lê os dados.

Quanto maior a quantidade de condutores (largura) do barramento, maior o número de bits que ele possibilita transportar simultaneamente.


Um barramento é controlado por um dispositivo mestre e o outros dispositivos são escravos.

As principais vantagens de um barramento são que ele elimina a necessidade de conectar cada dispositivo com todos os outros.

As principais vantagens de um barramento são a perda de velocidade (mestre/escravo), o tempo envolvido no protocolo, os problemas de escalabilidade.

O barramento de um sistema computacional, denominado barramento do sistema, é o caminho por onde trafegam todas as informações dentro do computador.

Os principais barramentos de um sistema computacional são formados basicamente por três vias específicas: **barramento de dados, barramento de endereços e barramento de controle**, conforme mostra a figura.



O **barramento de dados** interliga a CPU à memória principal, para transferência de instruções ou dados a serem executados. É bidirecional, isto é, ora os sinais percorrem o barramento vindo da UCP para a memória principal (operação de escrita), ora percorrem o caminho inverso (operação de leitura).

Possui influência direta no desempenho do sistema, pois, quanto maior a sua largura, maior o número de bits (dados) transferidos por vez e consequentemente mais rapidamente esses dados chegarão a CPU ou memória.

O **barramento de endereços** transporta os endereços a serem acessados (lidos ou escritos) na memória. Dito de outra forma, este barramento possibilita a transferência dos bits que representam um determinado endereço de memória no qual se localiza uma instrução ou dado a ser executado.

É unidirecional, visto que somente a CPU aciona a memória principal para a realização de operações de leitura ou escrita.

Ele possui tantas vias de transmissão quantos são os bits que representam o valor de um endereço. O **tamanho do barramento de endereços determina a quantidade máxima de armazenamento de dados que a memória principal pode dispor**. Por exemplo, um barramento que possua 20 linhas permite utilizar endereços de no máximo 20 bits. Logo, o maior endereço possível, será: 2^{20} = 1.048.576 Bytes = 1 MB.

Já a função do **barramento de controle** é basicamente habilitar ou desabilitar a memória para leitura e escrita e controlar o acesso dos dispositivos de entrada e saída às vias de dados. Ele também indica qual a operação que vai ser realizada, leitura ou escrita, na maior parte dos casos.

O barramento de controle agrupa os sinais elétricos necessários ao bom funcionamento do computador como um todo, por exemplo, sinais para indicar que a informação que circula no barramento de dados deve ser escrita e não lida da célula de memória. Basicamente o barramento de controle trabalha com os seguintes tipos de **sinais de controle** (ler/gravar), **sinais de interrupção e sinais de clock**.

Podemos basicamente ter dois tipos de barramento: **síncronos e assíncronos.**

Um barramento síncrono tem seu funcionamento controlado por um sinal de relógio gerado por um oscilador.

Todas as **atividades** que fizerem uso do barramento ocorrerão em um número inteiro de ciclos do barramento. Vamos então abordar um tópico importante para a compreensão dos ciclos e do funcionamento de um PC: o clock.


2.6 CLOCK

Um processador funciona em ciclos. De tempos em tempos, executa a mesma sequência de passos, mas com entradas diferentes.

Cada operação elementar de uma instrução (busca da instrução, por exemplo) realiza-se em um subciclo de instrução .

A duração de um ciclo do processador é determinada pela frequência do seu clock. Por exemplo, um Clock de 1 GHz equivale a cerca 1 bilhão de ciclos por segundo.

O clock é um sinal elétrico, gerado geralmente por um cristal, e utilizado para sincronizar diversas operações internas a um computador. È medido em hertz, ou seja o número de ciclos por segundo.



Quantas instruções um processador operando a 1 MHz (MegaHertz) de clock executa por segundo?

Aproximadamente, uma frequência de 1 MHz corresponde a um ciclo de 1 micro-segundo, se a frequência é 4 MHz (250 ns), o ciclo equivalerá a 20 MHz (20 ns) e assim por diante.

E qual a razão deste aproximadamente? Nem sempre um processador executa exatamente uma instrução a cada ciclo, isto depende da sua arquitetura.

Veremos adiante que a execução de um programa é essencialmente sequencial, ou seja, uma instrução só é executada quando a anterior termina.

No entanto, há dois modos de paralelismo que podem ser utilizados para melhorar ainda mais o desempenho do processador.

O primeiro deles é através do chamado **paralelismo em nível de hardware**, que consiste em replicarmos unidades do processador para que elas funcionem em paralelo, reduzindo assim o tempo de execução dos programas.

A segunda forma é através do **paralelismo em nível de instruções** (Instruction Level Parallelism). Nesse caso, as unidades do processador não são duplicadas, mas melhores organizadas para que não fiquem ociosas.

Há formas de implementá-lo, uma delas é através do Pipeline e a outra é através de processadores superescalares. Vamos conhecê-las a seguir.

2.7 PIPELINE

Pessoal, uma tarefa pode ser executada em um computador de diferentes formas:

a) uma de cada vez em um único processador;
b) em paralelo em múltiplos processadores;
c) em processadores distribuídos.

Em função disso, podemos classificar os sistemas de computação em sistemas de processador único e sistemas multiprocessados.

Um **sistema de processamento paralelo** interliga vários nós de processamento (computadores), de maneira que uma seja executada em um nó disponível, ou subdividida por vários nós. Este pode ser também caracterizado como um sistema distribuído.

Já o **Paralelismo** é a divisão de uma tarefa em sub-tarefas coordenadas e executadas simultaneamente em um sistema com processadores distintos.

O paralelismo pode ser divido em **paralelismo de instrução** ou **paralelismo de processamento**.

O paralelismo de instrução é alcançado com as técnicas de pipelining, superpipelining e arquitetura escalar.

Pipelining é uma técnica para melhorar o desempenho de processadores. O pipelining permite que um processador sobreponha a execução de diversas instruções de modo que mais instruções possam ser executadas no mesmo período de tempo.



Um pipeline de instruções é semelhante a uma linha de montagem industrial. Na linha de montagem pode-se começar a fazer o segundo produto antes do primeiro estar concluído. O produto passa por vários estágios de produção. Produtos em vários estágios do processo de produção podem ser trabalhados simultaneamente.

De forma análoga, em um pipeline de instruções, novas entradas são aceitas em uma extremidade, antes que entradas aceitas previamente apareçam como saídas na outra extremidade.

Na execução em pipeline, cada tarefa individualmente ainda requer "n" segundos e o tempo total para a execução de uma operação em pipeline é, em geral, ligeiramente maior que o tempo para executar a mesma operação monoliticamente (sem pipeline). A figura abaixo ilustra o funcionamento de um pipeline de 5 estágios:

Instr. No.	Pipeline Stage						
1	IF	ID	EX	MEM	WB		
2		IF	ID	EX	MEM	WB	
3			IF	ID	EX	MEM	WB
4				IF	ID	EX	MEM
5					IF	ID	EX
Clock Cycle	1	2	3	4	5	6	7

No pipelining, mais de uma instrução é executada de forma concorrente por ciclo de clock. Não absolutamente simultaneamente, mas com bastante redução de tempo. Observem na figura que temos 5 instruções no pipeline. No ciclo de clock 4, temos as instruções 1 a 4 no pipeline.

Uma evolução do pipeline é a **arquitetura superescalar**. O intuito é otimizar o pipelining, de forma que os processadores possam executar múltiplas instruções, 4 ou 6, em um ciclo de clock.

Funcionalmente, temos um só pipeline, mas varias unidades funcionais. O paralelismo é decidido em tempo de execução, mas temos mais de uma instrução por ciclo (uma para cada pipeline).



Assim, o termo **arquitetura superescalar** é usado para descrever processadores que executam múltiplas instruções (frequentemente quatro ou seis), em um único ciclo de relógio.

2.8 MULTIPROCESSAMENTO

Como comentamos no tópico anterior, o paralelismo pode ser divido em paralelismo de instrução ou **paralelismo de processamento**.

Nesse item veremos o **paralelismo de processamento** que pode ser obtido por técnicas conhecidas como **multiprocessamento**.

As principais vantagens do multiprocessamento são: **aumento de throughput** ele permite a execução de vários programas simultaneamente ou que este programa seja dividido em partes executadas simultaneamente; aumento de **confiabilidade**.


O multiprocessamento é dividido em **simétrico** e **assimétrico**, como vemos na figura abaixo.

Multiprocessamento

Simétrico - Cada processador executa uma cópia de um Sistema Operacional. Não há processadores mestre/escravo.

Assimétrico - para cada processador é atribuída um processo. Há um processador mestre que escalona tarefas para os processadores escravos.

O **multiprocessamento simétrico** (SMP) é mais comum e tem sido adotado com mais frequência que assimétrico. Vemos na figura abaixo que no SMP há um único controlador que gerencia o aceso a memória pelos processadores.



Uma arquitetura multiprocessada é a de processadores **Uniform Memory Access** (UMA), que utiliza um único barramento para comunicação entre os processadores e a memória RAM.

No entanto, o aumento escalar de processadores acarreta um aumento substancial de tráfego no barramento compartilhado, assim o aumento de tráfego pode constituir um limitador devido a dissipação de calor.

2.9 DESEMPENHO

Para medir o desempenho dos computadores, as seguintes métricas são usadas:

Ciclos de Clock por Instrução (CPI) - determina quantos ciclos de clock são necessários para executar uma determinada instrução. O Ciclo de Instrução é organizado em várias etapas e que isso depende de instrução para instrução. Se uma instrução acessar mais memória do que outra, ela será mais lenta. Para calculo do CPI, simulações são realizadas com um processador e são calculados quantos ciclos de clock cada tipo de instrução necessita em média para ser completada.

Milhões de Instruções por Segundo (MIPS) - o CPI é uma medida utilizada para medir o desempenho do processador para cada tipo de instrução, mas não é muito boa para medir o desempenho para a execução de programas, que é o objetivo de todo computador. Isso porque os programas são geralmente formados por instruções de todos os tipos, com inteiros, ponto flutuante. Para contornar isso, o MIPS determina quantos Milhões de Instruções são executadas pelo computador a cada segundo. Programas que demandam muito esforço do computador são executados, a quantidade de instruções é contada e depois dividida pela quantidade de segundos da execução.



Pronto pessoal, é um tópico importante e com teoria extensa. Vamos a resolução de questões. Mãos a obra!!!

2.10 RESOLUÇÃO DE QUESTÕES

30. (2017 – CESPE - TRE-TO - Técnico Judiciário - Programação de Sistemas) - Na organização dos computadores digitais, a busca por instruções na memória principal e a determinação de seu tipo é uma responsabilidade

a) dos registradores.
b) dos dispositivos de entrada e saída.
c) do barramento.
d) da unidade de controle.
e) da unidade de aritmética e lógica.

Comentários:
A função da unidade de controle é buscar instruções na memória principal e determinar o tipo de cada instrução, por intermédio do opcode; A UC também gera sinais de controle apropriados para a ativação das atividades necessárias à execução propriamente dita da instrução identificada. Gabarito alternativa D.

Gabarito: D

---

31. **(2017 - CESPE - TRE-TO - Técnico Judiciário - Programação de Sistemas)** - Na organização de uma unidade central de processamento, a divisão da execução das instruções em vários estágios, a fim de que novas entradas de instruções ocorram sem que instruções anteriores tenham sido finalizadas, é denominada

a) processamento vetorial.
b) ciclo do caminho de dados.
c) operação superescalar.
d) pipeline de instruções.
e) multiprocessamento.

Comentários:
Pipelining é uma técnica para melhorar o desempenho de processadores. Cada instrução é dividida pelos estágios do pipeline, de modo a permitir que novas instruções possam adentrar o pipeline, mesmo antes da conclusão da instrução em curso. Um requisito para a utilização de pipeline por uma instrução é que esta seja composta por parte não dependentes entre si. Esta técnica de processadores permite que um processador sobreponha a execução de diversas instruções de modo que mais instruções possam ser executadas no mesmo período de tempo. Gabarito alternativa D.

Gabarito: D

---

32. **(2017 – FCC - TRF - 5ª REGIÃO - Técnico Judiciário – Informática)** - Na arquitetura x86, o registrador de uso geral normalmente usado para armazenar informações de endereçamento é o registrador

a) de base.
b) acumulador.
c) pipeline.
d) pointer.
e) de registro.

Comentários:
Como vimos na teoria, há variados tipos de registradores, conforme a arquitetura. Na arquitetura citada, o registrador de base tem a função de armazenar informações de endereçamento. Gabarito letra A.

Gabarito: A

---

33. **(2017 – FCC - TRF - 5ª REGIÃO - Técnico Judiciário – Informática)** - Considere os estágios abaixo.

IF: Instruction fetch.

ID: Instruction decode, register fetch.

EX: Execution.

MEM: Memory access.

WB: Register write back.

Tratam-se dos cinco estágios clássicos de

a) pipeline de instruções em alguns processadores CISC.
b) controle hardwired microprogramado em processadores CISC.
c) do processo de deadlock em processadores RISC.
d) pipeline de instruções em alguns processadores RISC.
e) operações nos registradores dos processados CISC.

Comentários:
Pessoal, para responder adequadamente a esta questão é necessário recordar-se que pode haver pipeline em arquiteturas CISC ou RISC. No entanto, **instruções CISC não se ajustam a arquiteturas pipeline muito bem**, já que para isso as instruções deveriam ser similares em tamanho e complexidade, ao menos. A complexidade das instruções está relacionada a quanto seu tamanho e formato podem variar.
Por exemplo, a arquitetura x86 IA32 (Intel 32-bits), que é uma arquitetura CISC. O tamanho das instruções pode variar de 1 a 12 bytes, e o tamanho das instruções também varia consideravelmente. Ao realizar pipeline nestas condições, será feito o fetch (carga) de algumas instruções em um ciclo de clock e outras em mais de um, o que torna extremamente complicado o processo de pipeline. Portanto, em questões similares, sempre que se indagar sobre o ciclo clássico de pipeline, relacionem-o a arquitetura RISC. Resposta da questão, alternativa D.

Gabarito: D

---

34. (2017 - INAZ/PA – CFF - Analista de Sistema) - O hardware de um computador pode ser dividido basicamente em quatro categorias: processador, placa - mãe, memória e dispositivos de entrada e saída. Tratando-se de CPU, assinale a alternativa correta em relação a registradores.

a) Todos os registradores têm a mesma função fora de um processador.
b) Todos os registradores têm a mesma função dentro de um processador.
c) São dispositivos de alta velocidade localizados fisicamente na UCP.
d) São dispositivos de baixa velocidade localizados fisicamente na UCP.
e) O número de registradores não varia em função da arquitetura de cada processador.

Comentários:
Questão simples e direta sobre registradores. Para relembrar o conteúdo visto, ok? Registradores integram a CPU e são dispositivos eletrônicos de memória de alta velocidade. Diante disso, a letra C é a alternativa mais acertada.

Gabarito: C

---

35. (2017 - FCC - TRT/20 - Técnico Judiciário – Tecnologia da Informação) - Um computador com processador de

a) 32 bits ou de 64 bits consegue acessar 8GB de RAM, mas o de 64 bits consegue acessá-la de maneira mais rápida e eficiente, o que deixa o computador mais rápido também.
b) 32 bits consegue endereçar um total de 2^32 ou 8.294.967.295 endereços diferentes. Esses endereços apontam para a memória RAM, onde as informações de que o processador precisa ficam armazenadas.
c) 32 bits precisa ter, no mínimo, 4GB de RAM e velocidade de clock mínima de 3.2GHz. Estes dados garantem que o sistema operacional possa ser carregado na BIOS sem problemas.
d) 64 bits precisa ter, no mínimo, 8GB de RAM e velocidade de clock mínima de 6.4GHz. Estes dados garantem que o sistema operacional possa ser carregado na ROM sem problemas.
e) 64 bits consegue endereçar 2^64 endereços diferentes, podendo acessar muito mais RAM. Mas computadores pessoais atuais raramente suportam mais que 64GB de RAM.

Comentários:
Nesta questão devemos recordar que o número de bits do processador está relacionado diretamente à capacidade de endereçamento de memória. Processadores de 32 bits endereçam até 4 GB de RAM, e de 64 bits endereçam teoricamente até 1 TB. Processadores de 64 bits

permitem endereçar mais RAM do que processadores de 32 bits. As alternativas A, B, C e D estão equivocadas. Diante disso, a letra E é a alternativa mais acertada.

Gabarito: E

---

36. (2015 – FCC – TRT/MT - Analista Judiciário) - Em computadores baseados na arquitetura de Von Neumann, assim que a instrução que vai ser executada é buscada da memória principal para a CPU, o sistema efetiva automaticamente a modificação do conteúdo desse registrador de modo que ele passe a armazenar o endereço da próxima instrução na sequência, sendo crucial para o processo de controle e de sequenciamento da execução dos programas. O texto se refere ao registrador conhecido como

a) Registrador de Dados de Memória − RDM.
b) Registrador de Decodificação de Instruções − RDI.
c) Contador de Instruções − CI.
d) Registrador de Endereçamento de Instruções − REI.
e) Registrador de Instruções − RI.

Comentários:

Contador de instruções é o registrador no qual, assim que a instrução que vai ser executada é buscada da memória principal para a CPU, o sistema modifica esse registrador de modo que ele passe a armazenar o endereço da próxima instrução.
Vamos analisar as alternativas:
a) **Errada** - o Registrador de Dados de Memória está relacionado ao barramento de dados.
b) **Errada** – não existe registrador denominado RDI.
c) **Certa** – como comentado, o Contador de Instruções armazena o endereço da próxima instrução a ser executada.
d) **Errada** – não existe registrador denominado REI.
e) **Errada** – o Registrador de Instrução armazena a instrução que será ser executada pela CPU.

Gabarito, alternativa correta letra C.

Gabarito: C

37. (2009 - FCC - TJ-PA - Analista Judiciário - Tecnologia da Informação) - A tecnologia de hardware denominada pipeline executa, na sequência, o encadeamento dos processos em

a) 5 estágios: busca de instruções, decodificação, execução, acesso à memória e gravação em registradores.
b) 5 estágios: acesso à memória, busca de instruções, decodificação, gravação em registradores e execução.
c) 4 estágios: acesso à memória, busca de instruções, decodificação e execução.
d) 3 estágios: acesso à memória, busca de instruções e execução.
e) 3 estágios: busca de instruções, execução e acesso à memória.

Comentários:

Tradicionalmente, as instruções em pipeline são divididas em cinco estágios: busca de instruções, decodificação, execução, acesso à memória e gravação em registradores. Nosso gabarito é a alternativa A.

Gabarito: A

38. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – Os computadores digitais convencionais possuem um elemento principal denominado Unidade Central de Processamento ou simplesmente CPU. Acerca desse assunto, os principais componentes internos de uma CPU são os seguintes:

a) unidade de controle, unidade lógica e aritmética (ULA), registradores.
b) processador, memória RAM, disco rígido.
c) teclado, mouse, monitor.
d) barramento, memória RAM, disco rígido.
e) unidade de entrada, unidade de memória, unidade de saída

Comentários:
Questão tranquila pessoal. Os componentes da CPU são unidade de controle, ULA e registradores. As alternativas B, C, D e E estão totalmente equivocadas. Gabarito correto letra A!

Gabarito: A

39. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – Os microprocessadores atuais implementam uma arquitetura que tira proveito do paralelismo na execução de instruções. O compilador traduz os programas para instruções de máquina, de forma que elas não tenham dependências entre si, permitindo que sejam executadas ao mesmo tempo, sem perda de lógica de processamento, e definindo como elas devem ser efetuadas simultaneamente. A esse respeito, é correto afirmar que a referida arquitetura denomina-se

a) multithreading simultâneo (SMT).
b) arquitetura multicore.
c) very long instruction word (VLIW).
d) arquitetura pipeline.
e) arquitetura superescalar

Comentários:
A questão aborda um tema pouco conhecido e explorado, pessoal.

c) **Certa** - A arquitetura **VLIW**, palavra de instrução muito grande, é uma alternativa as arquiteturas tradicionais RIC e CISC, e suas principais características são as citadas no comando da questão. A primeira parte do enunciado "Os microprocessadores atuais implementam uma arquitetura que tira proveito do paralelismo na execução de instruções" está correta. O único reparo diz respeito ao segundo trecho, já que não necessariamente há processamento simultâneo em VLIW. Outro ponto é que VLIW é uma arquitetura implementada em poucos processadores de mercado.
Vamos comentar as demais alternativas relevantes:
d) Errada - Arquitetura pipeline é utilizada para processamento de tarefas que possam ser segmentadas em tarefas menores e mais simples. Exemplo meramente teórico: um programa que tenha alguns laços for e cada laço for efetue uma soma. Nesse exemplo, se implementado um pipeline no processador poderíamos ter cada estágio do pipeline a processar um laço for. Ao fim, somam-se os resultados de cada laço.

e) **Errada** - A característica básica da **arquitetura hiperescalar** é a capacidade de processar duas instruções por ciclo de clock (uma em cada processador). Não necessariamente se trata de subtarefas de uma tarefa decomponível como no pipeline. Podem ser mesmo jobs totalmente independentes, ok?

Questão extremamente difícil, porém o gabarito Letra C está correto.

Gabarito: C

40. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – A exemplo dos processadores Intel i7, os microprocessadores atuais possuem barramento de endereço com memória de 36 bits e de até 40 bits. A esse respeito, assinale a alternativa que corresponde à quantidade máxima de memória que esse tipo de processador pode endereçar.

a) 4 gigabytes
b) 1 terabyte
c) 64 gigabytes
d) 256 gigabytes
e) 128 gigabytes

Comentários:
Pessoal, objetivamente, os processadores Intel i7 são processadores de 64 bits, mas no tocante a endereço de memória, possuem capacidade de endereçamento físico de memória de até 40 bits, 240 ou seja 1 terabyte. Observem que destaquei a palavra físico, e que a indagação feita na questão foi "quantidade máxima de memória que esse tipo de processador pode endereçar", não houve especificação de qual tipo de endereçamento: físico ou virtual. Fiz essa ressalva em virtude de para o endereçamento da memória física, estarem disponíveis 48 bits de endereçamento para o virtual address space, o que permite endereçar até 256 terabytes. Apesar dessa ressalva, entendo que a alternativa mais correta é a letra B, gabarito da questão.

Gabarito: B

---

41. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – No que se refere aos processadores, assinale a alternativa correta.

a) O processador consiste em uma unidade de controle, nos registradores, na unidade lógica e aritmética que executa suas instruções e na interconexão entre esses componentes essenciais.
b) Quando se realiza a aritmética de números inteiros utilizando a notação em complemento de dois, para ocorrer a negação de um número inteiro, basta inverter o valor do bit de sinal.
c) Instruções booleanas operam sobre os bits de uma palavra como bits, e não como números.
d) Underflow é a condição que acontece quando o resultado de uma operação de adição de número inteiro tem um número de bits menor que o tamanho da palavra usada.
e) Instruções aritméticas oferecem a capacidade de processar qualquer tipo de dado que o usuário possa desejar.

Comentários:

Pessoal, aparentemente, esta questão foi retirada de conteúdo disponível na internet. Apesar de indagar sobre processadores, a questão aborda conjuntamente vários tópicos distintos, entre os quais alguns que veremos no decorrer da aula.
Não localizei obras de referências ou bibliográficas confiáveis para validar as afirmações. Alternativas comentadas:
a) **Errada!** A CPU/UCP consiste em uma unidade de controle, nos registradores, e na unidade lógica e aritmética.
b) **Errada!** Há alguns métodos para a inversão em complemento de dois. Exemplo, para a negação de um número inteiro, encontrar o primeiro bit 1 da direita para a esquerda, e inverter o valor de todos os bit.
c) Certa! Instruções booleanas, como AND, NOT, OR, XOR, operam sobre cada bits de uma palavra.
d) **Errada!** Underflow ocorre quando o valor atribuído a uma variável é menor que o menor valor que o tipo desta variável consegue representar. Outro evento relacionado e menos desejável é o **overflow**, ou seja quando o valor em bits atribuído a uma variável (ou a outro tipo de espaço de armazenamento similar, por exemplo o buffer overflow, evento bem conhecido e indesejado) supera o espaço ou o valor possível de ser representado na variável.
e) **Errada!** Instruções aritméticas oferecem a capacidade de processar dados numéricos.

Gabarito: C

---


42. (2013 - FUNCAB - DETRAN-PB - Analista de Sistemas) - Na arquitetura dos processadores, a capacidade de executar múltiplas instruções, cada uma em uma fase do ciclo de máquina, é possível com a utilização de um processo conhecido como:

a) paridade.
b) overhead.
c) pipeline
d) swap.
e) tunning.

Comentários:

O maior gargalo para a velocidade de execução de instruções é o acesso à memória, pois ela é milhares de vezes mais lenta que o processador. Uma solução encontrada foi a utilização de pipeline.

O uso de pipeline permite executar múltiplas instruções, cada uma em uma fase do ciclo de máquina. O processamento em pipeline divide a execução das instruções em várias partes (estágios), cada uma das quais tratada por um hardware exclusivo.



Gabarito: C

---

43. (2009 - VUNESP - CETESB - Analista de TI - Analista de Suporte) - Diversos processadores modernos passaram a incorporar em suas arquiteturas o conceito de pipeline, que consiste em

a) adicionar um co-processador numérico ao núcleo do processador, o que permite que instruções, as quais realizam cálculos mais elaborados, sejam mais rápidas.
b) ampliar o conjunto de instruções da arquitetura, visando possibilitar a concepção de programas mais eficientes e que ocupem pouco espaço em memória.
c) diminuir o tempo de execução de cada instrução por meio da adição de memórias cache dedicadas às instruções e aos dados.
d) dividir a execução da instrução em várias partes, sendo cada uma delas manipuladas por unidades dedicadas do hardware que trabalham em paralelo.
e) suprimir a etapa de cálculo de endereço do dado a ser buscado na memória em decorrência da simplificação dos modos de endereçamento do processador.

Comentários:

O uso de pipeline permite executar múltiplas instruções, cada uma em uma fase do ciclo de máquina. O processamento em pipeline divide a execução das instruções em várias partes (estágios), cada uma das quais tratada por um hardware exclusivo.

Como exemplificado na figura da questão anterior, cada unidade dedicada do hardware trabalha em paralelo em uma parte da instrução em execução. Letra D é a alternativa correta.

Gabarito: D

44. (2012 - EXATUS - DETRAN-RJ - Analista de Tecnologia da Informação) - Considere um pipeline simples com os 3 estágios essenciais, não é uma das etapas integrantes:

a) Busca.
b) Geração de Clock.
c) Decodificação.
d) Execução.

Comentários:

Tradicionalmente, as instruções em pipeline são divididas em cinco estágios: busca de instruções, decodificação, execução, acesso à memória e gravação em registradores. A alternativa B, geração de clock, não é um dos estágios do pipeline.

Gabarito: B

45. (2010 - FUNCAB - SEJUS-RO - Analista de Sistemas) - Em relação à arquitetura e organização de sistemas de computadores, o termo que é usado para descrever processadores que executam múltiplas instruções (frequentemente quatro ou seis), em um único ciclo de relógio, é conhecido como:

a) arquitetura superescalar.
b) encadeamento em série.
c) latência.
d) roubo de ciclo.
e) somador de transporte encadeado.

Comentários:

A arquitetura superescalar surgiu para otimizar o pipelining e é usada para descrever processadores que executam múltiplas instruções, 4 ou 6, em um ciclo de clock. Nessa arquitetura, o paralelismo é decidido em tempo de execução, permitindo a execução de mais de uma instrução por ciclo (uma para cada pipeline)

Gabarito: A

46. (2012 - AOCP - BRDE - Analista de Sistemas - Administrador de Banco de Dados) - Sobre Pipeline, analise as assertivas e assinale a alternativa que aponta as corretas.

I. A técnica de pipelining pode ser empregada em sistemas com um ou mais processadores, em diversos níveis, e tem sido a técnica de paralelismo mais utilizada para maior desempenho dos sistemas de computadores.
II. O conceito de processamento pipeline se assemelha muito a uma linha de montagem, onde uma tarefa é dividida em um sequência de sub tarefas, executadas em diferentes estágios, dentro da linha de produção.
III. O conceito de processamento pipeline só pode ser implementado dentro da arquitetura de processadores RISC.
IV. Nos sistemas operacionais antigos, o pipeline era bastante complicado, já que os programadores deveriam possuir conhecimento de hardware e programar em painéis através de fios.
a) Apenas I e II.
b) Apenas I, II e III.
c) Apenas I, III e IV.
d) Apenas II, III e IV.
e) I, II, III e IV.

Comentários:

O conceito de processamento pipeline é mais frequente de ser implementado na arquitetura de processadores RISC, no entanto sua implementação, apesar de mais complexa, não é inviável na arquitetura CISC. A implementação de pipeline não exige o conhecimento de programação em painéis através de fios. São exigidos conhecimentos de arquitetura de sistemas e conhecimentos de hardware. Alternativas III e IV estão incorretas.

O conceito de processamento pipeline se assemelha muito a uma linha de montagem ou linha de produção. Alternativas I e II corretas. Gabarito letra A.

Gabarito: A

47. (2010 - CESGRANRIO - BNDES - Analista de Sistemas – Suporte) - A arquitetura de processadores UMA (Uniform Memory Access), que utiliza um único barramento para comunicação entre os processadores e a memória RAM, tem como principal limitador o(a)

a) endereçamento de, no máximo, 2GB de RAM.
b) aumento de tráfego no barramento, aumentando muito a dissipação de calor.
c) sobrecarga no barramento que limita o número de CPUs, em função de o barramento de comunicação ser compartilhado.
d) impossibilidade de utilizar cache nessa arquitetura.
e) existência de um limite no tamanho dos blocos de cache de 16 bytes

Comentários:

O paralelismo pode ser divido em paralelismo de instrução ou paralelismo de processamento. O paralelismo de instrução é alcançado com as técnicas de **pipelining, superpipelining e arquitetura escalar**. O paralelismo de processamentos pode ser obtido por várias técnicas, conhecidas como multiprocessamento. Uma arquitetura multiprocessada possível é a de processadores UMA (Uniform Memory Access), que utiliza um único barramento para comunicação entre os processadores e a memória RAM. Assim, o acesso uniforme à memória é propiciado pela arquitetura que dispõe de várias CPU compartilhando simultaneamente uma única memória. Alguns autores chamam de cache coerent, por que sempre que uma CPU muda um dado na memória todos os demais ficam atualizados. Na verdade UMA vs NUMA são arquiteturas que buscam equilibrar o tradeoff relativo ao tempo de acesso a memória. São soluções distintas para um mesmo problema.

As alternativas **A e E** não se relacionam ao problema discutido e devem ser descartadas. A alternativa **D** é equivocada pois em UMA a memória cache é utilizada para reduzir latência no acesso à memória principal e para diminuir o tráfego no barramento. A alternativa **B**, apesar de aparentemente estar correta, só remete à uma consequência colateral ao optarmos pela arquitetura citada. **A alternativa C é a menos errada**. Digo menos errada por não ter amparo na doutrina a afirmação que "sobrecarga no barramento limite o número de CPUs". O texto mais direto que localizei cita que a principal limitação da arquitetura UMA é a limitação a uma única transferência (memória-processador) por vez.

Gabarito: C

---

48. (2014 - VUNESP - DESENVOLVESP - Analista de Sistemas) - Em um computador, os caminhos por onde, de forma geral, trafegam informações entre os seus diversos componentes são conhecidos como

a) Pipeline.
b) Barramento.

c) Via de Controle.
d) Registradores da CPU.
e) Máquina de von Neumann.

Comentários:

Barramentos são caminhos da arquitetura de computadores que permitem o tráfego de informação entre os componentes do computador.

Gabarito: B

---

49. (2010 - MS CONCURSOS - CODENI-RJ - Analista de Sistemas) - É um elemento crucial do sistema de computação, constituídos de linhas de transmissão por onde os sinais elétricos fluem entre o processador e demais componentes do sistema. Eles podem conduzir dados, endereços ou sinais de controle. Essa descrição se refere a:

a) BIOS.
b) BCD.
c) Barramento.
d) Bloco.

Comentários:

Barramentos são caminhos da arquitetura de computadores que permitem o tráfego de informação entre os componentes do computador. São linhas de transmissão entre o processador e demais componentes, podem conduzir dados, endereços ou sinais de controle.

Gabarito: C

---

50. (2014 – CETRO - IF-PR - Técnico em Laboratório) - Sobre as características da arquitetura dos processadores, é incorreto afirmar que

a) a quantidade de bits dos processadores representa a quantidade de dados que os circuitos desses dispositivos conseguem trabalhar por vez.

b) um processador com 16 bits, por exemplo, pode manipular um número de valor até 65.535. Se este processador tiver que realizar uma operação com um número de valor 100.000, terá que fazer a operação em duas partes.
c) o "controlador de cache" transfere blocos de dados muito utilizados da memória RAM para a memória cache. Este procedimento poupa tempo para o processador e torna o processamento dos dados mais ágil.
d) nenhum processador possui mais do que um cache em sua estrutura.
e) em processadores com vários núcleos, um núcleo pode trabalhar com uma velocidade menor que a do outro, reduzindo a emissão de calor.

Comentários:
A cache é um tipo de memória que fica **no processador**, é bastante rápida que armazena as instruções e as informações mais utilizadas. A importância da cache começa quando os processadores começam a ficar mais rápidos que a memória. A memória cache armazena essas instruções e informações, o acesso a elas se dá na velocidade do próprio processador, e reduz a busca de buscas diretamente na memória lenta. Nos processadores modernos, normalmente, observamos dois níveis de memória cache: L1 e L2. Pessoal, leiam as afirmações com cautela, não se deixem levar pela criatividade do examinador.
Vamos, item a item, identificar o equívoco ou acerto das alternativas:
a) **Certa** – a quantidade de bits dos processadores representa a quantidade de dados que é possível endereçar. Assim, teoricamente, processadores de 32 bits endereçam 2^{32} de memória RAM, enquanto processadores de 64 bits endereçam 2^{64} de memória RAM.
b) **Certa** – um processador com 16 bits, pode endereçar até 2^{16} = 65.535 endereços de memória. Para o processador endereçar blocos de memória superiores a esse, terá que fazer a operação em duas partes.
c) **Certa** – já que normalmente o acesso aos dados ou instruções em memória é sequencial, o "controlador de cache" transfere blocos de dados **próximos** a uma instrução/dado acessado para a memória cache.
d) **Errada** – podemos ter diferente níveis de memória cache em processadores, como a cache L1 e L2.
e) **Certa** – com processadores de velocidades iguais, a emissão de calor é homogênea e não temos condução de um ao outro. Se houver diferentes velocidades, poderá ocasionar um sistema termicamente ineficiente, pois será necessário regular as trocas de calor. Em processadores com vários núcleos, os núcleos podem trabalhar com velocidade igual a dos outros.

Gabarito: D

---

51. **(2015 - Cespe - TRE/PE - Cargo 1 - Adaptada) -** Com relação aos componentes de hardware de um computador, a unidade lógica e aritmética (ULA) de um processador executa as operações aritméticas e lógicas do computador, utilizando letras e números.

Comentários:

A Unidade lógica e aritmética (ULA) integra a unidade central do processador. O principal papel da ULA é executar operações lógicas, essas operações lógicas podem, por exemplo, comparar número, letras ou caracteres especiais.

Gabarito: Certa

---

52. (2015 - Cespe - TRE/PE - Cargo 1 - Adaptada) - Com relação aos componentes de hardware de um computador, os registradores são utilizados para gerar os sinais que controlam as operações no exterior da CPU.

Comentários:

Os registradores são reservados ao armazenamento temporário, localizados na CPU, os quais são extremamente rápidos. Os principais registradores são: O **registrador PC** (Program Counter) aponta para a próxima instrução a ser buscada na memória para ser executada. O **registrador IR** (Instruction Register) armazena a instrução que está sendo executada. O **Registrador de Endereçamento à Memória** (MAR) contém o endereço de uma posição de memória. A troca de dados com a memória é feita usando o MAR e o Registrador de armazenamento temporário de dados (MBR). A assertiva está errada, pois os registradores não são utilizados para gerar os sinais que controlam as operações da CPU.

Gabarito: Errada

---

53. (2015 - Cespe - TRE/PE - Cargo 1 - Adaptada) - Quanto maior a quantidade de IPS (instruções por segundo) executadas por um processador, mais lento este será.

Comentários:

Questão impossível de errar, não pessoal. Quanto maior a quantidade de IPS (instruções por segundo) executadas por um processador, mais rápido este será. Qualquer conclusão diversa é um atentado à lógica. ;-) Assertiva está errada.

Gabarito: Errada

---

54. (2014 - CESPE – TCDF – ANAP) – O processador Intel i7, quarta geração, suporta criptografia totalmente por hardware, por meio de seis instruções das quais quatro suportam a cifragem e decifragem do Intel AES-IN.

Comentários:
O processador Intel i7, quarta geração, suporta criptografia totalmente por hardware, por meio de seis instruções das quais quatro suportam a cifragem e decifragem do Intel AES-NI (**e não IN**). Assertiva errada.

Gabarito: Errada

3 – ARMAZENAMENTO EM MEMÓRIA

Pessoal, como vimos inicialmente o objetivo primordial de um computador é lidar com dados. Deste modo é essencial compreender o que são e como funcionam os dispositivos de armazenamento do computador.

Neste ponto, devemos atentar que é característico dos sistemas computacionais modernos disporem de variadas tecnologias de armazenamento que atuam de forma complementar, registradores, memória principal, memória cache, discos rígidos, entre outras.

Para a implementação de um sistema de processamento, é necessário haver tecnologias de armazenamento dos dados com características, velocidades e funções distintas.

No entanto, surge um problema arquitetural que deve ser solucionado: a diferença de velocidade entre a memória principal e a CPU.

A memória principal (mais lenta) transfere bits para CPU (mais rápida) em uma velocidade inferior a que a esta última pode suportar.

É difícil solucionar este problema apenas com a melhoria do desempenho da memória principal, pois o desempenho dos processadores dobra a cada 24 meses, enquanto a velocidade das memórias RAM utilizadas como na memória principal aumenta cerca de 10% por ano.

Nesse tópico veremos como se dá o **armazenamento**, mais especificamente na **memória principal, secundária e demais memórias do computador**.

Veremos os tipos de memórias e suas características. Falaremos também de hierarquia entre os **sistemas de memória**.


Atenção pessoal! Este tópico tem sido bastante frequente em provas recentes.

3.1 CONCEITOS INICIAIS SOBRE MEMÓRIA

A memória é um dos componentes de um sistema de computação. Sua função é armazenar informações que são ou serão manipuladas pelo sistema para que elas possam ser recuperadas quando necessário.

Em teoria, a memória é um componente simples, organizado como um "depósito" organizado, com distintas unidades de armazenagem, cada unidade endereçada, no qual podem ser guardadas e recuperadas informações.


Vemos esta analogia da memória como um espaço de depósito de dados na figura abaixo.



A memória é organizada em grupos de bits chamados **células**, onde cada célula pode ter X bits. A célula é um agrupamento de bits tratado em conjunto pelo sistema. É usada para efeitos de armazenamento e transferência.


Para ter acesso a uma informação armazenada na memória, deve ser especificado o endereço da célula correspondente. Cada célula (ou grupo de bits) possui um endereço associado.

Podemos ver a **memória como um grande vetor de palavras** ou bytes (o tamanho de palavra depende de cada máquina), cada qual com seu próprio endereço. Podemos ter esta noção com base na figura abaixo.




O acesso a memória se dá mediante duas ações básicas que podem ser executadas: armazenamento (escrita ou gravação (**write**)) e recuperação (leitura (**read**)).

As **operações de escrita** são destrutivas, ou seja, armazenam o novo conteúdo sobre o conteúdo anterior. Vemos na figura abaixo uma operação de escrita em memória, que ilustra o a escrita sobre o conteúdo anterior.



Já as **operações de leitura** não são destrutivas, copiam o valor do local de origem, sem modificá-lo.



O acesso (leitura e escrita) não depende do tamanho da célula, mas do tamanho da palavra. **Palavra** é o grupo de bits transferido na leitura e na escrita entre a memória e a UCP.

tome nota!

Um princípio muito importante no que tange a organização e alocação em memória é o **princípio da localidade de referência**.


O princípio da localidade de referência busca otimizar a acesso a memória pela CPU, em função do modo pelo qual os programas são escritos e executados pela CPU.

No âmbito deste princípio podemos fazer uso de dois tipos de localidade:

- **Localidade temporal -** Uma posição de memória referenciada ou acessada recentemente tem boas chances de ser referenciada novamente, por exemplo em novas iterações, ou em caso de uso de recursividade.

As variáveis de um programa tendem a ser acessadas várias vezes durante a execução de um programa, e as instruções usam bastante comandos de repetição e sub-programas, o que faz instruções serem acessadas repetidamente.

Sendo assim, a memória tende a manter os dados e instruções recentemente acessados no topo da hierarquia de memória. Podemos observar estas características na ilustração abaixo.



- **Localidade espacial** - Uma posição de memória vizinha de uma posição referenciada recentemente tem boas chances de ser referenciada pois dados em memória tendem a ser armazenados em posições contíguas.

Quando uma instrução é acessada, a instrução com maior probabilidade de ser executada em seguida, é a instrução com endereço de memória logo a seguir dela.

Para as variáveis o princípio é semelhante. Variáveis de um mesmo programa são armazenadas próximas uma às outras, e vetores e matrizes são armazenados em sequência de acordo com seus índices.

Baseado neste princípio, a memória tende a manter dados e instruções próximos aos que estão sendo executados no topo da hierarquia de memória.

3.2 HIERARQUIA DE MEMÓRIA

O projeto de memória para um sistema computacional deve levar em conta principalmente os seguintes aspectos: necessidade de maior ou menor capacidade de armazenamento; requisito de maior ou menor tempo de acesso; os custos inerentes a estes dois aspectos.

Em função disso surgem memórias específicas e especializadas as quais podemos compreender pelo estudo da hierarquia de memória, que vemos a seguir.


Basicamente, podemos falar em dois sistemas de memória, a memória interna e a memória externa.

Entenda-se como memória **interna** aquela incorporada nativamente ao sistema computacional - como a memória de acesso aleatório (RAM), a memória cache e os registradores - e memória **externa** aquela adicionada como recurso suplementar ao sistema.

A memória subdivide-se em vários tipos de memória, conforme velocidade e capacidade.

A **memória principal**, que se confunde com a memória RAM, é muito mais veloz, porém é mais escassa.

É denominada principal em função de ser o principal recurso de armazenamento de dados e ser um caminho necessário para os dados acederem ao processamento.




Vemos esta sistemática, do percurso dos dados, ilustrada na figura acima.

A **memória secundária**, por exemplo o disco rígido, é mais abundante, mas é mais lenta.

A **memória cache**, utilizada na otimização do acesso à memória RAM, que é a mais veloz, porém a menor de todas.

Alguns autores se referem a essa organização das características distintas dos tipos de memória como hierarquia ou pirâmide de memória, exemplificada na figura abaixo.



As localizações na memória são arrumadas linearmente. Cada localização numerada corresponde a uma palavra. Isto é ilustrado na figura seguinte.



3.3 MEMÓRIA CACHE

A memória cache tem o objetivo de acelerar a velocidade de transferência das informações entre Memória Principal e processador. Podem ser internas ou externas ao processador.

O principal objetivo da cache é deixar a parte repetitiva de um programa em uma memória mais rápida, e deixar o restante do programa que não está sendo usando no momento na memória mais lenta, porém mais barata (memória principal, do tipo DRAM).

Sempre que a CPU busca uma nova instrução ou dado em memória, ela buscará inicialmente na memória cache, mais veloz que a memória principal.


Se a instrução encontrar-se na cache, denomina-se **cache hit** (hit = acerto), e a instrução é transferida para a CPU com maior velocidade.

Caso a instrução não se encontre em cache, denominamos **cache miss** (miss = falta), neste caso há a interrupção da execução do programa e a instrução é transferida da memória principal para a cache.

Assim, podemos definir a **memória cache** como uma memória intermediária entre a memória principal e a CPU que possui uma elevada velocidade de transferência de dados.

Podemos ter diferentes tipos de memória cache. A cache **L1** (nível 1) é inserida na pastilha da CPU. A cache **L2** (L2 interna) é encapsulada no mesmo chip do processador. Já a cache **L3** (ou L2 externa) não vem no processador, e sim em um chip separado instalado na placa-mãe.

Vemos na figura abaixo que nos processadores modernos, a memória cache é interna ao encapsulamento da CPU e normalmente referida como memórias cache L1 e L2.



A memória cache deve ter uma capacidade considerável, para evitar que a informação buscada não esteja presente e que assim o sistema sofra um atraso para transferir a informação da memória principal para a cache. Os valores típicos de cache são L1 (32 a 256KB) e cache L2 (4MB).

Um ponto crítico para a eficiência, taxa de acerto, da memória cache é o mapeamento. U dos tipos de mapeamento é o direto, que constitui-se em que cada bloco da memória possui uma linha na cache previamente estabelecida. Como o cache é menor que a memória principal, muitos blocos da memória serão direcionados para uma mesma linha no cache.

3.4 TECNOLOGIAS DE MEMÓRIA

As memórias podem ser fabricadas através do uso de diferentes tecnologias, redundando em dois grandes tipos: **SRAM** (STATIC RAM), usadas na fabricação de memórias cache L1 ou L2; **DRAM** (DYNAMIC RAM), usadas na constituição das memórias principais, conhecidas como RAM.




As **memórias SRAM** são designadas estáticas por serem constituídas de componentes designados flip-flop construídos com transistores, que mantém armazenado o valor escrito até que receba um "reset" ou até que perca a energia (quando a alimentação é desligada).

As **memórias DRAM** são construídas com componentes que mantém armazenado o valor escrito através da carga armazenada em um capacitor, componente cuja carga permanece apenas por alguns milissegundos). Este componente perde carga com o passar do tempo, e necessita uma recarga periódica (refresh), por isto as memórias DRAM são mais lentas que as memórias SRAM.

3.5 UMA vs. NUMA


Um aspecto importante da memória é que qualquer palavra na memória é lida com igual velocidade. Este é um conceito chamado de **Uniform Memory Access** (UMA).

Esta arquitetura utiliza um único barramento para comunicação entre os processadores e a memória RAM, como vemos na figura abaixo.



Isto acarreta alguns problemas, como barramento compartilhado entre CPUS (gargalo) e ociosidade das CPUs. Em virtude dessas limitações, surge um conceito que evolui denominado **Non Uniform Memory Access** (NUMA).

No NUMA são formados diversos conjuntos reunindo processadores e memória principal. Cada conjunto é conectado aos outros através de uma rede de interconexão. O tempo de acesso à memória pelos processadores varia em função da sua localização física.



No NUMA o espaço de endereçamento é único e visível a todos do conjunto, o acesso a memória remota passa a ser realizado via instruções LOAD e STORE, e o acesso à memória local é mais rápido que o acesso remoto.

3.6 ENDEREÇAMENTO EM MEMÓRIA

Como vimos, cada instrução ou dado ao ser armazenado em memória, recebe um número que o identificará.

Esse número é chamado de **endereço** e tem a mesma função que os endereços do mundo real, identificar de forma única um determinado local, a fim de possibilitar o envio e o recebimento de comunicações.

No caso do computador, as correspondências são os dados que serão armazenados nas células de memória. Normalmente, um programa fica no disco rígido, e para ser executado deve ser trazido para a memória.

Conforme o programa é executado, ele acessa instruções e dados da memória. Quando ele termina, seu espaço de memória é declarado como disponível.

Numa máquina endereçável por byte, o menor dado que pode ser referenciado na memória é o byte.

Palavras de múltiplos bytes são armazenadas como uma sequência de bytes, na qual o endereço da palavra na memória é o mesmo do byte da palavra que possui o menor endereço.


Endereçamento Lógico e Físico

Um endereço gerenciado pela CPU é normalmente referido como sendo um **endereço lógico**, enquanto que um endereço visto pela unidade de memória é normalmente referido como sendo um **endereço físico**.

O **conjunto de todos os endereços lógicos gerados por um programa é chamado de espaço de endereços lógico**;

O conjunto dos endereços físicos correspondentes a estes endereços lógicos é chamado de espaço de endereços físico.

A figura abaixo exemplifica esse processo de tradução de endereços lógicos para endereços físicos, feito pela unidade de gerenciamento de memória (MMU).



Um programa do usuário nunca enxerga os reais endereços físicos de memória. Somente quando este valor é usado como um endereço de memória, é que ele será mapeado com relação ao endereço base de memória.



O mapeamento de endereços lógicos para endereços físicos é feito pela **unidade de gerenciamento de memória** (MMU – Memory Management Unity), que é um dispositivo de hardware.

A MMU é um elemento muito importante no gerenciamento de memória, pois, em última instância, ela possibilita a abstração de memória.

3.7 ARMAZENAMENTO EM MEMÓRIA SECUNDÁRIA

Quando falamos de armazenamento de dados, nos remetemos a diversas formas de armazenamento. Primeiramente, é importante diferenciarmos duas categorias de armazenamento:

Não Persistente – Quando falamos dessa categoria, devemos sempre lembrar dos dados armazenados em memória do nosso computador. Geralmente provêm acesso de escrita e leitura mais rápido, porém, a característica principal reside no fato de que, uma vez o sistema é desligado, esses dados serão perdidos.

Persistente – O armazenamento persistente nos traz à memória os discos rígidos (Hard Drives – HD's). Quando gravamos uma informação no HD, mesmo após desligarmos o sistema ou computador, o dado permanecerá armazenado. Podemos inclusive trocar o HD de dispositivo e utilizar os dados ali armazenados.

Vamos explorar os tipos de mídias de armazenamento.


Um **disco rígido** é uma mídia de armazenamento magnética que permite o armazenamento persistente (não-volátil) de grandes volumes de dados com baixo custo e tempos de acesso razoáveis.

A leitura e escrita de dados em um disco rígido é mais simples e flexível que em outros meios, como fitas magnéticas ou discos óticos (CDs, DVDs). Por essas razões, eles são utilizados em computadores para o armazenamento de arquivos, das aplicações e dos dados.

Um disco rígido é composto por um ou mais discos metálicos que giram juntos em alta velocidade (normalmente 7.500 RPM), acionados por um dispositivo elétrico. Em virtude disso são também chamados **discos eletromecânicos**.

Para cada face de cada disco há uma cabeça de leitura, responsável por ler e escrever dados através da magnetização de pequenas áreas da superfície metálica.

A Figura abaixo apresenta os principais elementos que compõem a estrutura de um disco rígido.



Cada face é dividida logicamente em trilhas e setores; a interseção de uma trilha e um setor define um **bloco**, que é a unidade básica de armazenamento e transferência de dados no disco.

Por serem dispositivos eletromecânicos, os discos rígidos são extremamente lentos, se comparados à velocidade da memória ou do processador. Em virtude disso, os discos rígidos têm sido substituídos por outras mídias de armazenamento mais rápidas.

Discos SSD


Os SSDs ou "Solid State Disks" (discos de estado sólido) tem se tornado um padrão em servidores. Um SSD é um "HD" que utiliza chips de memória Flash no lugar de discos magnéticos.



Os SSDs oferecem tempos de acesso extremamente baixos, o que melhora o desempenho do acesso nos servidores, além disso são mais resistentes a choques mecânicos e são mais silenciosos.

Os discos SSD tendem a substituírem os HDs tradicionais, em virtude principalmente da melhor performance e da progressiva redução de preços.

Na figura abaixo vemos um comparativo físico entre um disco tradicional (HDD) e um disco SSD, e podemos ver a reduzida quantidade de peças mecânicas do SSD, que constitui seu maior diferencial.



Principais vantagens do SSD:

- ✓ Baixo Consumo;
- ✓ Menor nível de ruído;
- ✓ Melhor desempenho;
- ✓ Maior Durabilidade
- ✓ Baixo aquecimento.

Cache de Discos

Como o disco rígido pode apresentar latências elevadas, a funcionalidade de cache é muito utilizada para o bom desempenho dos acessos ao disco. É possível fazer cache de leitura e de escrita do disco.

No **caching de leitura** (read caching), blocos de dados lidos do disco são mantidos em memória, para acelerar leituras posteriores dos mesmos.

No **caching de escrita** (write caching, também chamado bu fering), dados a escrever no disco são mantidos em memória para leituras posteriores, ou para concentrar várias escritas pequenas em poucas escritas maiores (e mais eficientes).

As estratégias de cache mais utilizadas são:

Read-behind é a política de cache de disco mais simples, na qual somente os dados já lidos em requisições anteriores são mantidos em cache; outros acessos aos mesmos dados serão beneficiados pelo cache.

Write-through é a política de cache de disco que, ao atender uma requisição de escrita, uma cópia dos dados a escrever no disco é mantida em cache, para beneficiar possíveis leituras futuras desses dados.

Write-back nesta política de cache, além de copiar os dados em cache, sua escrita efetiva no disco é adiada; esta estratégia melhora o desempenho de escrita por liberar mais cedo os processos que solicitam escritas (eles não precisam esperar pela escrita real no disco) e por concentrar as operações de escrita, gerando menos acessos a disco, todavia, pode ocasionar perda de dados caso ocorram erros que impeçam que os dados sejam efetivamente escritos no disco.



3.7 RESOLUÇÃO DE QUESTÕES

55. (2015 - Cespe - TRE/PE - Cargo 1 - Adaptada) - O setup dentro da BIOS é o último software a ser executado quando o computador é ligado.

Comentários:

Errado, pessoal. Bem intuitivamente conseguimos identificar o erro da assertiva. O setup dentro da **BIOS é o primeiro software a ser executado** quando o computador é ligado, em um processo denominado bootstraping.

Gabarito: Errada

---

56. (2016 - Cespe - TRE/PI - Cargo 6) - O local utilizado pelo processador para armazenar as informações de todos os programas que estiverem sendo executados em um computador denomina-se

a) memória ROM.
b) memória SSD.
c) memória HD.

d) vídeo RAM.
e) memória RAM.

Comentários:

O local utilizado pelo processador para armazenar as informações de todos os programas que estiverem sendo executados em um computador denomina-se **memória RAM**. Alternativa E.

Gabarito: E

---

57. (2011 - CESPE - EBC - Analista - Administração de Sistemas) - Para que os sistemas operacionais tenham acesso direto à memória, é necessário haver, no computador, recurso de hardware controlador DMA (direct memory access).

Comentários:

O acesso direto à memória (DMA) permite que os dispositivos transfiram dados para a memória controlada diretamente por eles, sem intervenção da cpu. Assertiva correta.

Gabarito: CERTA


---

58. (2015 - CESPE – TRE/RS – Técnico Judiciário) - No que se refere à arquitetura de computadores, é correto afirmar que a

a) memória ECC (código de correção de erros) permite duplicar a quantidade útil de bytes transferidos entre processador e memória por meio da detecção de erros antes de transmitir os dados e, assim, melhorar a eficiência de throughput.
b) tecnologia vPro da Intel é voltada à virtualização baseada em hardware e aprimora a flexibilidade e a robustez fundamentais de soluções de virtualização tradicionais baseadas em software, acelerando as funções-chave da plataforma virtualizada.
c) tecnologia HSA (arquitetura de sistema heterogêneo) combina processamento da CPU e da GPU em um único chip, permitindo melhorar o processamento.

d) tecnologia hUMA (acesso heterogêneo à memória uniforme) permite que a CPU realize, automaticamente, a partir da demanda, aumento do ciclo de clock (overclock), aumentando a frequência interna dos núcleos e a externa para o sistema operacional.
e) tecnologia QPI (quick path interconnect) refere-se a um conjunto de instruções internas que um processo pode executar por meio dos seus barramentos internos, ou seja, é o conjunto básico de comandos e instruções que um microprocessador reconhece e pode executar.

Comentários:
a) **Errada!** Memória ECC é um sistema de detecção e correção de erros na memória. Seu propósito não é aumentar a quantidade útil de bytes transferidos.
b) **Errada!** A tecnologia vPro da Intel é voltada para gerenciamento remoto; não é uma tecnologia de virtualização.
c) **Certa!** Heterogeneous System Architecture (HSA) é um conjunto de especificações que permitem a integração da CPU com a GPU, em um mesmo barramento. O objetivo da HSA é reduzir a latência entre CPUs, GPUs e outros dispositivos, fazendo uso de linguagens de programação como OpenCL. Apesar da alternativa C ter sido apontada como correta no gabarito, entendo que está em desacordo com o conceito de HSA, vejamos a figura abaixo:



Podemos perceber claramente que o processamento da CPU e da GPU não são combinados um único chip, mas sim integrados mediante barramento.
d) **Errada!** A tecnologia hUMA (heterogeneous uniform memory access) se refere a CPu e GPU compartilhando o mesmo sistema de memória, utilizando cache coherent. Já o Uniform Memory Access é uma arquitetura de memória compartilhada utilizada nos sistemas modernos de computação paralela.
e) **Errada!** O recurso Intel QPI, ou QuickPath Interconnect (Interconexão de caminho rápido), serve para aumentar o desempenho do processador. O Intel QPI aumenta a largura de banda (o que permite a transmissão de mais dados) possibilitando taxas de transferência de até 25.6 GB/s, e diminui as latências, em vez de aumentar a frequência ou a tensão. Apesar das vantagens, o qPI só está presente no Intel Core i7 da série 900.

Gabarito: C

59. **(2014 - CESPE - Eng Elet - PF – 2014)** - A memória RAM possibilita a leitura rápida de dados pelo computador, porém os dados nela armazenados são apagados assim que a máquina é desligada. A memória ROM, contudo, é não volátil e retém todos os programas necessários para o boot do computador durante o carregamento do sistema operacional.

Comentários:

A **memória principal** ou **memória RAM** é uma memória volátil. Se o computador for desligado, todo seu conteúdo será perdido.

Gabarito: Certa

---

60. **(2013 - CESPE - TRT17 - Apoio Especializado/Tecnologia da Informação)** - Considerando a figura, que ilustra um esquema básico de um computador, julgue o item a seguir.



A memória é o dispositivo responsável pelas entradas e saídas de dados do computador.

Comentários:

Os periféricos de entrada e saída são os dispositivos responsáveis pela entrada e saída de dados do computador. A **memória principal** é responsável pelo armazenamento, de forma volátil e aleatória, de dados. Assertiva incorreta.


Gabarito: Errada

---

61. **(2012 - CESPE - TRE RJ - Apoio Especializado/Operação de Computador)** - Há dois tipos de memória RAM, de acesso aleatório: o estático, mais rápido e caro; e o dinâmico, mais barato, porém não tão rápido. Dessa forma, a RAM estática é usada como memória cache enquanto a dinâmica é usada como memória principal.

Comentários:

A **memória principal** ou **memória RAM** é responsável pelo armazenamento de dados. Ela é uma memória volátil e o acesso aos dados é aleatório. Atualmente é um tipo de memória com preços bastante acessíveis. A **memória cache** é mais veloz, porém seu preço é mais restritivo, ela é utilizada para otimizar o acesso a memória principal. Alguns autores se referem a essas características distintas dos tipos de memória como pirâmide de memória, exemplificada na figura abaixo.



Gabarito: Certa

---

62. (2017 - FCC - TRT/20 - Técnico Judiciário – Tecnologia da Informação) - Ao comparar os dispositivos de armazenamento HD e SSD, um Técnico com especialidade em TI, afirmou corretamente que

a) não é recomendável manter em uma mesma máquina um HD e uma unidade SSD, pois as placas-mãe que identificam o SSD não conseguem utilizar cache do HD.
b) enquanto um HD de 6200 RPM consegue ler dados a 200 Gbps, unidades SSD podem chegar a velocidades de 550 Tbps ou mais.
c) investir em uma unidade SSD é desnecessário, pois apenas alguns arquivos do sistema operacional são usados com frequência e as placas-mãe não carregam programas mais rápido do que em um HD.
d) substituir um HD de 1 PB por um SSD com a mesma capacidade é uma excelente alternativa, pois os preços são semelhantes, gerando grande economia e aumento de desempenho.
e) quedas acidentais ou vibrações podem não causar muitos danos aos SSDs, que não possuem partes mecânicas, ao contrário dos HDs cujos discos magnéticos podem ser inutilizados nestes acidentes.

Comentários:
a) **Errada** – não há impeditivos a se manter em uma mesma máquina um HD e uma unidade SSD.
b) **Errada** – HD de 7200 RPM possuem velocidade de leitura entre 60 a 100 MB/s, unidades SSD podem chegar a velocidades superiores a 500 MB/s.
c) **Errada** – A opção por discos SSD leva em conta não apenas o benefício nos tempos de acesso aos arquivos do sistema operacional, mas também podem beneficiar outros dados de acesso rápido ou frequente.
d) **Errada** – Os preços dos discos SSD não são semelhantes aos discos rígidos.
e) **Certa** – A resistência dos discos de estado sólido a quedas acidentais ou vibrações é alegadamente um diferencial frente aos discos magnéticos, que frequentemente são danificados nestes acidentes.

Gabarito: E

---

63. (2016 - FCC - Prefeitura de Teresina - PI - Auditor Fiscal da Receita Municipal) - Os notebooks ultrafinos (ultrabooks) utilizam drives do tipo SSD (Solid-State Drive) ao invés de HDs por serem normalmente mais silenciosos, menores, mais resistentes e de acesso mais rápido. Assim como os pen drives, os dispositivos SSD utilizam

a) chips BIOS para armazenar as informações. Esses chips são baratos e compactos, porém o acesso a eles é mais lento do que o acesso às memórias.
b) memória flash para armazenar dados. Esse tipo de memória não perde seu conteúdo quando a alimentação elétrica é cortada.
c) memória flash para armazenar dados. Esse tipo de memória perde seu conteúdo quando a alimentação elétrica é cortada.
d) registradores para armazenar informações. Os registradores são tipos de memória de acesso muito rápido, porém muito caros.
e) memória cache para armazenar dados. Esse tipo de memória é acessada duas vezes mais rápido do que as memórias RAM convencionais.

Comentários:
A memória flash é um tipo de memória somente leitura que é programável, mas que não é volátil (não perde seu conteúdo quando a alimentação elétrica é desligada). As memórias flash ocupam muito menos espaço e podem armazenar uma quantidade grande de dados, elas se difundiram bastante por seu uso nos cartões de memória. Nosso gabarito é a letra B.

Gabarito: B

64. (2016 - FCC - TRT - 14ª Região (RO e AC) - Técnico Judiciário - Tecnologia da Informação) - Em computadores baseados na arquitetura de Von Neumann, os tipos de memória volátil de alta velocidade e alto custo localizadas no processador são

a) flash e cache.
b) cache e RAM.
c) RAM e ROM.
d) registrador e cache.
e) EEPROM e registrador.

Comentários:
As memórias voláteis de alta velocidade e alto custo localizadas no processador são os registradores e a memória cache. A alternativa correta é a letra D.

Gabarito: D

---

65. (2016 - FCC - TRT - 14ª Região (RO e AC) - Analista Judiciário - Tecnologia da Informação) - Em um computador cujo barramento de endereço possui 30 linhas, a capacidade de armazenamento da memória RAM será de, no máximo,

a) 2 GB.
b) 1 GB.
c) 4 GB.
d) 8 GB.
e) 16 GB.

Comentários:
Pessoal, essa questão é mero cálculo. Como comentado, o número de vias do barramento de endereços determina a capacidade de endereçamento, no caso temos 2^{30} = 1 Gb. Gabarito letra B.

Gabarito: B

---

66. (2016 – FCC - TRT - 23ª REGIÃO (MT) - Técnico Judiciário - Tecnologia da Informação) - Em computadores baseados na arquitetura de Von Neumann, as memórias ROM são aplicadas para armazenar alguns programas principais, dentre eles, o

a) IRQ, responsável pela verificação e configuração dos dispositivos de entrada e saída.
b) CMOS, responsável pela alocação de memória para o carregamento do sistema operacional.

c) BIOS, que faz os testes de inicialização e permite ajustes nas configurações de hardware.
d) POST, responsável por ensinar o processador a operar com os dispositivos básicos de entrada e saída.
e) SETUP, que permite alterar os parâmetros armazenados na memória de configuração (CMOS).

Comentários:
a) **Errada** - IRQ é um pedido de interrupção pelo qual hardware solicita a CPU.
b) **Errada** – a CMOS não é responsável pela alocação de memória para o carregamento do sistema operacional, isso é realizado pelo POST.
c) **Errada** – a BIOS não faz os testes de inicialização de hardware, isto é realizado pelo POST.
d) **Errada** – o POST realiza os testes de inicialização do hardware. O Post não é responsável por permitir ao processador a operar com os dispositivos básicos de entrada e saída, esta tarefa é desempenhada pela BIOS.
e) **Certa** – o SETUP permite definir os parâmetros de configuração armazenados na memória.

Gabarito: E

---

67. (2010 - FCC - TRF - 4ª REGIÃO - Analista Judiciário - Tecnologia da Informação) - Sobre o acesso direto à memória (Direct Memory Access - DMA) é correto afirmar:

a) Um canal de acesso à memória (DMA) usa um controlador de entrada/saída para gerenciar transferências de dados entre dispositivos de entrada/saída e a memória principal.
b) Não é compatível com diversas arquiteturas de barramento.
c) Em arquiteturas legadas, como barramentos ISA, EISA ou MCA, um controlador de DMA não consegue gerenciar transferências entre a memória principal e dispositivos de entrada/saída
d) O DMA não melhora de forma significativa o desempenho em sistemas que executam grandes números de operações de entrada/saída (por exemplo, servidores de grande porte).
e) Barramentos PCI empregam transferência por DMA de terceiros, o que requer um controlador para gerenciar o acesso ao barramento.

Comentários:

O acesso direto à memória (DMA) permite que os dispositivos transfiram dados para a memória controlada diretamente por eles, sem intervenção da cpu. O canal DMA usa um controlador de entrada/saída para gerenciar transferências de dados entre dispositivos de entrada/saída e a memória principal.

Gabarito: A

68. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – Em função da forma de endereçamento de memória utilizada pelos sistemas operacionais de 32 bits, a quantidade de memória utilizável por esses sistemas é limitada em 4 gigabytes (GB). A respeito da limitação de endereçamento de memória do sistema operacional Windows, assinale a alternativa correta.

a) A memória virtual dos sistemas operacionais Windows de 32 bits permite o endereçamento de mais de 4 GB de memória RAM.
b) Se instalados em computadores com tecnologia PAE, alguns sistemas Windows de 32 bits podem endereçar mais de 4 GB de memória RAM.
c) O endereçamento de mais de 4 GB de memória foi possibilitado após o lançamento do sistema operacional Windows de 64 bits.
d) Em função do tamanho da palavra de 32 bits, os sistemas operacionais Windows possuem a capacidade de endereçamento de mais de 4 GB de memória RAM.
e) Os sistemas operacionais Windows de 32 bits têm a capacidade de endereçamento de memória RAM de até 256 GB.

Comentários:
a) **Errada!** – A memória virtual dos sistemas operacionais de 32 bits é limitada ao endereçamento de 4 GB (232) de memória RAM;
b) Certa! A extensão de endereçamento físico (physical address extension) é uma tecnologia anterior aos Sistemas Operacionais de 64 bits. Os processadores de 64 bits são capazes de trabalhar com endereços de memória de 64 bits, o que permite endereçar muito mais do que 4 GB de memória RAM. Os processadores de 32 bits endereçam apenas 4 Gb de RAM. O PAE consiste em uma segunda tabela de endereços, com 4 bits adicionais, que permitem endereçar 16 páginas de memória, cada uma com 4 GB por aplicação. Como ressalta a alternativa o PAE é provido pelos processadores com tecnologia PAE.
c) **Errada!** – O limite de endereçamento é delimitado pelo processador. O endereçamento de mais de 4 GB de memória foi possibilitado após o lançamento de processadores de 64 bits.
d) **Errada!** – Em função do tamanho da palavra de 32 bits, os sistemas operacionais possuem a capacidade de endereçamento de até 4 GB de memória
d) **Errada!** – Os sistemas operacionais de 32 bits possuem a capacidade de endereçamento de até 4 GB de memória

Gabarito: B

69. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – A respeito da memória cache e da memória principal de um computador, assinale a alternativa correta.

a) Não existe diferença hierárquica entre a memória cache e a memória principal de um computador, pois ambas são implementadas a partir de memórias de acesso aleatório dos tipos estática e dinâmica.
b) A memória principal, ou memória externa, geralmente utiliza módulos de memória dinâmica de acesso aleatório (DRAM).
c) Em razão da respectiva característica aleatória, o acesso futuro à memória principal pelo processador provavelmente ocorrerá em posições de memória raramente utilizadas.
d) Uma palavra, como unidade de organização natural da memória, representa o tamanho de uma instrução em bits, com nenhuma exceção ainda conhecida.
e) A unidade de transferência de dados da memória principal é o número de bits que podem ser lidos ou escritos de cada vez. Assim, os dados podem ser transferidos em tamanhos diferentes de uma palavra.

Comentários:
a) **Errada!** – existe diferença hierárquica entre a memória cache e a memória principal, de velocidade, tempo de acesso, tamanho, etc;
b) **Errada!** – Basicamente, quanto ao aceso, há dois tipos de memória RAM estático dinâmico. No tocante aos tipo de módulo de memória há vários tipos: SIPP, SIMM, DIMM, RIMM, etc;
c) **Errada!** Em razão do princípio da localidade de referência, o acesso futuro à memória principal pelo processador provavelmente ocorrerá em posições de memória recentemente utilizadas.
d) **Errada!** – Palavra é a unidade de transferência entre a CPU e memória, e não a unidade de organização da memória.
e) Certa! A unidade de transferência de dados da memória principal é o número de bits que podem ser lidos ou escritos de cada vez.

Gabarito: E

---

70. (2014 – IADES – CONAB - Tecnologia da Informação) - Considerando as possibilidades de armazenamento em memórias secundárias, pode-se optar por salvar os arquivos de cópias de segurança (backups) em dispositivos ópticos. Acerca desse tema, assinale a alternativa que apresenta o melhor meio de armazenamento para esse fim, de acordo, também, com a capacidade de armazenamento.

a) HD externo.
b) Fita DAT.
c) CD.
d) Pen drive.
e) DVD.

Comentários:
A questão nos indaga a alternativa que apresenta o melhor meio de armazenamento para arquivos de cópias de segurança (backups). De pronto, podemos descartar as alternativas B e D, pois não constituem mídias seguras. Em seguida a questão nos informa que a mídia de armazenamento deve ser um dispositivo óptico, assim descartamos a alternativa A. **Entre as alternativas restantes – C e E - a que apresenta a melhor capacidade de armazenamento e condiz com as demais condições é a letra E.** Nosso gabarito, letra E.

Gabarito: E

---

71. (2014 – IADES – CONAB - Tecnologia da Informação) - Assinale a alternativa que indica o tipo de memória de acesso aleatório de um computador pessoal que é responsável pelo armazenamento da BIOS e do SETUP e que é utilizado durante o processo de inicialização da máquina.

a) RAM.
b) SRAM.
c) Cache.
d) DDR.
e) ROM.

Comentários:
Pessoal, temos três grandes grupos no tocante às memórias: **memórias voláteis e memórias não voláteis; memórias somente leitura e memórias leitura/escrita; memórias de acesso aleatório e de acesso não-aleatório**. A memória de acesso aleatório que é responsável pelo armazenamento da BIOS e do SETUP é a memória Read Only Memory (ROM). Nosso gabarito, letra E.

Gabarito: E

---

72. (2014 – IADES – UFBA - Técnico em Informática) - Para garantir a disponibilidade de serviços e integridade de dados armazenados, pode-se utilizar um processo em que um disco rígido pode ser substituído por outro com o sistema em funcionamento. Assinale a alternativa que indica a denominação dessa tecnologia.

a) Backup.
b) Firewire.
c) Plug-and-play.
d) Hot swap.

e) Restore.

Comentários:
Pessoal, direto ao ponto, a questão se refere ao **Hot Swap**. Hot swap é a capacidade de substituição de um disco rígido ou outro dispositivo de armazenamento com o servidor em operação (em funcionamento). A substituição pode ser causada por uma falha do dispositivo. E a capacidade de hot swap facilita bastante a substituição e reduz o tempo de reparo, assim é uma característica muito importante em contextos de servidores de alta criticidade. Nosso gabarito, letra D.

Gabarito: D

---

73. (2014 - IADES - FUNPRESP-EXE - Nível Superior) - Em relação aos conceitos de informática básica, assinale a alternativa correta.

a) Uma memória de 1 megabyte possui 1.000.000 bytes.
b) O barramento de endereço é responsável pelo transporte de dados.
c) Um monitor com tela touch é considerado dispositivo de saída de dados.
d) A memória cache é a principal memória de um computador.
e) Para conectar o computador a uma rede de dados, deve-se utilizar uma placa de rede, podendo ser sem fio ou por cabo.

Comentários:
a) **Errada**! 1 Megabyte equivale a 2^{20} bytes ou 1 048 576 bytes;
b) **Errada**! O **barramento de dados** (data bus) é responsável pelo transporte de dados entre CPU e memória;
c) **Errada**! Um monitor com tela touch é considerado um dispositivo de **entrada e saída** de dados.
d) **Errada**! A memória **RAM** é a principal memória de um computador, e não a memória cache.
e) **Correta**! Não vamos comentar, pois não está relacionada ao conteúdo desta aula.

Gabarito: E

---

74. (2012 - FUNIVERSA - PC-DF - Perito Criminal – Informática) - Com foco na organização interna de uma Unidade Central de Processamento (UCP), baseada no modelo de Von Neumann, assinale a alternativa correta.

a) O registrador mais importante da UCP é o IR (Instruction Register), o qual indica a próxima instrução a ser buscada para execução.
b) A Unidade Lógica e Aritmética (ULA) efetua operações complexas relativas a valores armazenados na memória ROM.

c) A sequência de etapas para execução de cada instrução é chamada de ciclo decodificar-buscar-executar.
d) As unidades de dados movimentadas entre a memória e os registradores são chamadas de palavras.
e) O barramento é sempre externo à UCP, conectando-a à memória.

Comentários:

PALAVRA de um computador é a quantidade de bits que ele utiliza na composição das instruções internas. É chamada de palavra a unidade básica de manipulação de dados entre a memória e os registradores. Alternativa D.

Gabarito: D

---

75. (2010 - CESGRANRIO - BNDES - Analista de Sistemas – Suporte) - A arquitetura de processadores UMA (Uniform Memory Access), que utiliza um único barramento para comunicação entre os processadores e a memória RAM, tem como principal limitador o(a)

a) endereçamento de, no máximo, 2GB de RAM.
b) aumento de tráfego no barramento, aumentando muito a dissipação de calor.
c) sobrecarga no barramento que limita o número de CPUs, em função de o barramento de comunicação ser compartilhado.
d) impossibilidade de utilizar cache nessa arquitetura.
e) existência de um limite no tamanho dos blocos de cache de 16 bytes

Comentários:

O paralelismo pode ser divido em paralelismo de instrução ou paralelismo de processamento. O paralelismo de instrução é alcançado com as técnicas de **pipelining, superpipelining e arquitetura escalar**. O paralelismo de processamentos pode ser obtido por várias técnicas, conhecidas como multiprocessamento. Uma arquitetura multiprocessada possível é a de processadores UMA (Uniform Memory Access), que utiliza um único barramento para comunicação entre os processadores e a memória RAM. Assim, o acesso uniforme à memória é propiciado pela arquitetura que dispõe de várias CPU compartilhando simultaneamente uma única memória. Alguns autores chamam de cache coerent, por que sempre que uma CPU muda um dado na memória todos os demais ficam atualizados. Nessa arquitetura, o aumento escalar de processadores acarreta um aumento substancial de tráfego no barramento

compartilhado, assim o aumento de tráfego pode constituir um limitador devido a dissipação de calor.

Gabarito: C

---

76. (2012 - VUNESP - AnaSistJ - TJ SP) - Trata-se de um buffer especial, destinado a armazenamento, menor e mais rápido do que o armazenamento principal; é utilizado para manter cópia de instruções e dados, que são obtidos do armazenamento principal, e que provavelmente serão utilizados, em seguida, pelo processador. Essa definição refere-se ao conceito de

a) Acesso Direto à Memória.

b) Memória Associativa.

c) Memória Cache.

d) Memória Virtual.

e) Paridade de Memória.

Comentários:

A memória é um componente fundamental e possui certas peculiaridades cujo conhecimento tem sido exigido nas questões. A memória é a única forma dos processos terem acesso a cpu. Como vimos, existem vários tipos de memória, e de acordo com suas características, podemos ver certa hierarquia entre elas, por tamanho, velocidade, latência e capacidade. A memória secundária, por exemplo, é mais abundante, mas é mais lenta. Já a memória principal, é muito mais veloz, porém é mais escassa. A memória cache, utilizada na otimização do acesso à memória RAM, é a mais veloz, porém a menor de todas. A **memória cache** é mais veloz, porém seu preço é mais restritivo, ela é utilizada para otimizar o acesso a memória principal. Ela é menor e mais rápida do que a memória RAM. É utilizada para guardar instruções e dados mais acessados pelo processador.

Gabarito: C

---

77. (2011 - CESGRANRIO – FINEP - Informática/Suporte Técnico) - Qual componente de um PC (Personal Computer) constitui um armazenamento volátil de alta velocidade?

a) Hard Disk

b) CD-ROM
c) Motherboard
d) Tape Unit
e) RAM Memory

Comentários:

A **memória principal** ou **memória RAM** é responsável pelo armazenamento de dados. Ela é uma memória volátil e o acesso aos dados é aleatório. Alternativa correta letra E.

Gabarito: E



4 – LÓGICA DIGITAL

Então, como está a compreensão dos tópicos até agora vistos, pessoal? Tudo bem? Estamos juntos? Já sabem, qualquer dificuldade na compreensão, recorra ao fórum ou aos demais meios de auxílio, ok!



Arquitetura é uma disciplina simples de compreender, porém bastante extensa. Por conta disso, seguimos a premissa de focarmos nos tópicos mais exigidos pelas bancas.

Caso contrário teríamos um curso demasiado extenso e que dificultaria o objetivo que é termos uma base segura para o período de estudos de concursos. Vamos então a um novo tópico relacionado a arquitetura de computadores: a **lógica digital**.

Para compreender adequadamente este assunto, temos que ter em mente a seguinte premissa: para cumprir seu objetivo, um computador precisa processar, transferir e armazenar dados. Nada de novo, não é?

Partindo deste ponto, devemos nos perguntar como representar estes dados no sistema computacional, ou no pc?

Digamos assim, na **comunicação humana**, codificamos as informações para nos comunicar por intermédio de sons ou fonemas. Uma palavra equivale a um ou mais sons que são emitidos, transmitidos pelo meio, recebidos pelo sistema auditivo, e descodificados pelo sistema nervos.

Este paradigma de comunicação é denominado codificador, emissor, transmissor, receptor e descodificador. Transpondo este paradigma para um sistema computacional, concluímos que ocorre algo similar, concordam?

O sistema de entrada e saída equivale, em proporcional medida, ao sistema humano de emissão e recepção. O sistema de barramentos é similar ao meio de transmissão. O sistema de interfaces e o de processamento equivale ao de codificação e descodificação.

Percebem como a estrutura genérica de um sistema computacional é similar á humana?

Observaram que a palavra codificar e descodificar ganha relevo? A linguagem humana possui uma infinidade de símbolos (entenda-se como um som ou uma letra, por exemplo), por isso é tão poderosa, mas também complexa.

Teóricos da computação propuseram que a forma mais eficiente para um sistema computacional era adotar um conjunto restrito de símbolos.

Surgiu daí a discussão de qual a extensão deste conjunto de símbolos, que dá origem ao tópico de **sistemas de numeração ou bases**, que veremos a seguir.

Da mesma forma, é necessário definir como se dará a implementação em hardware, que desagua no estudo de **lógica digital**.

4.1 Sistemas de Numeração

Nossa língua portuguesa possui quantos símbolos? São 27 letras, com variações, entre vogais e consoantes.

Além das letras possuímos outros símbolos, como acentos, sinais de pontuação, maiúsculas e minúsculas, etc. Para além destes símbolos básicos, há uma infinidade de símbolos digamos "estendidos" (me perdoem a ignorância do termo técnico correto, não sou linguista ☺).

Além dos símbolos fonéticos, fazemos uso dos símbolos numéricos. O sistema de numeração decimal, com 10 símbolos, e que veremos adiante é por nós ocidentais utilizados.

Vamos então nos ater um pouco aos **sistemas de numeração**, fundamentais para a compreensão do modo de operar dos computadores.

A quantidade de símbolos utilizados em um dado sistema de numeração é chamada de **base**. Por exemplo, nosso sistema numérico é dito base dez ou decimal.

O **sistema binário** possui apenas dois símbolos (0 e 1), logo sua base é 2.

No **sistema decimal** a base é 10, pois temos os seguintes símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, e 9.

A base do **sistema hexadecimal** é 16, pois temos os seguintes símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F.

Quando falamos de sistemas numéricos um conceito importante é o de **notação posicional**, uma consequência da utilização de um sistema de numeração.

Na notação posicional, o valor de um algarismo depende de sua posição relativa nele. Assim um algarismo tem um **valor absoluto** e um **valor relativo**. O valor total do número é a soma dos valores relativos de cada algarismo.

Sistema Decimal

Para começar, nada melhor iniciar por uma revisão do sistema decimal, tão familiar a nós, ok?

Como sabemos, a base do **sistema decimal** é a base 10, pois temos os seguintes símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, e 9. Também lembramos que é um sistema posicional, pois o valor do símbolo depende da posição, não é.

Assim, quando decompomos um número, podemos ter uma situação como a seguinte. O número 1.234 pode ser decomposto da seguinte forma: $\mathbf{1} \times 10^3 + \mathbf{2} \times 10^2 + \mathbf{3} \times 10^1 + \mathbf{4} \times 10^0$

Esta lógica também se aplica e é bastante útil para a compreensão de outras bases.

Sistema Binário

Pessoal, o sistema binário é um dos mais importantes. Ele constitui a base de funcionamento dos computadores.

O sistema binário ou de base 2, é um sistema de numeração posicional em que os algarismos são apresentados com base em **dois símbolos 0 e 1**.

Um dos idealizadores do sistema Binário foi o matemático alemão Leibiniz. Mas a que se deve o uso do sistema binário nos computadores?

O cientista da computação Von Neumann explica que isso se deve a maior simplicidade e confiabilidade em projetar circuitos elétricos capazes de gerar, manipular e entender níveis elétricos distintos (por exemplo, +5v ou +12v, ou +1v ou -1v) como dois valores lógicos diferentes: 0 e 1.

Os computadores trabalham internamente com dois níveis de tensão, pelo que o seu sistema de numeração natural é o sistema binário (ligado, desligado).

Os computadores são binários. Toda informação introduzida em um computador é convertida, armazenada, transferida e processada em um algarismo binário, **b**inary dig**it** ou dígito binário, conhecido como bit.

Para realizar a conversão de Decimal para Binário, divide-se o número sucessivamente por 2. Depois o número binário é formado pelo quociente da última divisão seguido dos restos de todas as divisões na sequência em que foram realizadas.

Exemplo, converter 8_{10} para binário:
8/2=4 resto = **0**
4/2=2 resto = **0**
2/2=**1** resto = **0**
$8_{10} = 1000_2$

Atenção, esse método pode ser utilizada em qualquer base. Basta realizar a divisão contínua do valor a ser convertido pela base, aproveitando-se os restos da divisão, até que se encontre quociente zero.

Outra forma de realizar esta conversão é identificar a soma das potências de dois (base 2) que integra o número procurado.

Por exemplo, se quisermos converter 21_{10} para base binária, ou vice-versa, podemos observar as potências de 2 que o totalizam:

Binário	2^4	2^3	2^2	2^1	2^0
Decimal	+16	0	+4	0	+1

Na tabela acima, cada célula é um bit a ser setado ou não. Setar o bit nos diz que seu valor (constante da segunda linha) deve ser somado, ou não.

No exemplo, setamos os bits 0, 2 e 4. Logo, somamos 16+4+1 (valores constante da segunda linha). Esta soma equivale ao valor 21_{10} que identificamos como o correspondente na base binária.

Então com o conjunto de bits setados, dispostos da esquerda para a direita, ficaríamos com o seguinte: 10101_2.

Logo, concluímos que $21_{10} = 10101_2$. Ou seja, 10101 é o equivalente na base binária ao número 21 na base decimal.

Este segundo método é bastante comum de se utilizar em cálculos de máscaras em redes de computadores, lembram?

Sistema Hexadecimal

O sistema hexadecimal é o sistema de numeração posicional que representa os números em base 16, empregando 16 símbolos. Os símbolos da base Hexadecimal são: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.

O sistema hexadecimal está vinculado à informática, pois os computadores utilizam o byte como unidade básica da memória. 1 byte = 8 bits, então um byte pode ser representado por 8 algarismos do sistema binário ou por 2 algarismos do sistema hexadecimal.

Conversões de Base

Em um sistema de numeração posicional qualquer, um número N é expresso da seguinte forma:

$$N = d_{n-1} X b^{n-1} + d_{n-2} X^{bn-2} + ... + d_1 X b^1 + d_0 X b^0$$

Exemplos:

$\mathbf{4325_{10}} = \mathbf{4} \times 10^3 + \mathbf{3} \times 10^2 + \mathbf{2} \times 10^1 + \mathbf{5} \times 10^0 = 4.000+300+20+5$

$\mathbf{1011_2} = \mathbf{1} \times 2^3 + \mathbf{0} \times 2^2 + \mathbf{1} \times 2^1 + \mathbf{1} \times 2^0 = 8 + 0 + 2 + 1 = 11_{10}$

$\mathbf{3621_8} = \mathbf{3} \times 8^3 + \mathbf{6} \times 8^2 + \mathbf{2} \times 8^1 + \mathbf{1} \times 8^0 + = 1937_{10}$.

Conversão de Base binária para base octal ou hexadecimal

Como $16=2^4$ cada conjunto de 4 número binários corresponde a um dígito hexadecimal. Como $8=2^3$ cada conjunto de 3 número binários corresponde a um dígito octal.

Os dígitos octais e hexadecimais correspondem à combinações de 3 (para octais) e 4 (para hexadecimais) bits (ou seja, da representação binária), o que permite a fácil conversão entre estes sistemas.



Exemplo:

Para convertermos o número binário 10100111_2 em hexadecimal, dividimos em dois grupos de quatro dígitos. Encontramos seu correspondente da seguinte forma:

Binário	1010	0111
Decimal	10	7
Hexadecimal	A	7

Assim 10100111_2 corresponde a $A7_{16.}$

Conversão de Base octal ou hexadecimal para base binária

A conversão inversa de octal ou hexadecimal para binário deve ser feita a partir da representação binária de cada algarismo do número, seja octal ou hexadecimal.

Conversão de Base octal para base hexadecimal (e vice-versa)

A representação binária de um número octal é idêntica à representação binária de um número hexadecimal, a conversão de um número octal para hexadecimal consiste simplesmente em agrupar os bits não mais de três em três (octal), mas sim de quatro em quatro bits (hexadecimal), e vice-versa.

Sinal e Magnitude

Na representação sinal e magnitude o bit mais à esquerda de um número binário é reservado para indicar se o número é positivo ou negativo e é conhecido como bit de sinal.

Convencionou-se que “0” indica um número positivo e “1” um número negativo. O restante indica a magnitude do número (ou seu valor absoluto).

4.2 BIG ENDIAN – LITTLE ENDIAN

Diferentes computadores falam diferentes linguagens, como pessoas oriundas de regiões distintas!!!

Alguns deles escrevem os dados da esquerda para a direita, enquanto outros o fazem da direita para esquerda.

Como sabemos, um bit pode ter dois valores (ligado ou desligado, 1 ou 0). Um byte é uma sequência de 8 bits.


A sequência binária 00001001 equivale ao número decimal 9. 00001001 = $2^3 + 2^0 = 8 + 1 = 9$.

Os bits são numerados da direita para a esquerda. Bit 0 é o mais a direita e é o **menos significativo**; o bit 7 é o mais à esquerda e é o **mais significativo**. As regras para organizar os bits no interior de um byte não se alteram.


No entanto, cada plataforma de computadores pode organizar os *bytes* de um tipo numérico com o *byte* mais significativo primeiro ou por último. Assim, esse problema afeta os computadores principalmente ao lidarem com dados com múltiplos bytes a serem manuseados.

Se um arquivo com múltiplos bytes for circular entre plataformas, precisamos de mecanismos para garantir que o formato dos números no arquivo será identificado e convertido adequadamente antes da utilização. Para facilitar a portabilidade surgem as diferentes estratégias de armazenamento em memória.

Quando o **byte mais significativo** é armazenado no **endereço mais baixo**, chamada big-endian, como vemos na figura abaixo.



E quando o **byte menos significativo** é armazenado no **endereço mais baixo**, é chamada little-endian.



4.3 ÁLGEBRA BOOLEANA

A **álgebra de Boole** permite representar por circuitos eletrônicos digitais (portas lógicas) os números, caracteres, realizar operações lógicas e aritméticas.

Utilizando a álgebra Booleana, os programas de computadores são codificados sob forma binária e armazenados nas mídias (memórias, discos, etc).

Na álgebra Booleana, torna-se necessário definir símbolos matemáticos e gráficos para representar as operações lógicas e seus operadores.

Uma operação lógica qualquer (ex.: soma ou multiplicação de dígitos binários) sempre irá resultar em dois valores possíveis: 0 (falso) ou 1 (verdadeiro).


Assim, pode-se pré-definir todos os possíveis resultados de uma operação lógica, de acordo com os possíveis valores de entrada. Para representar tais possibilidades, utiliza-se de uma forma de organizá-las chamada **Tabela Verdade**.



Vamos ver o conjunto básico de portas lógicas e as respectivas tabelas verdade utilizados na álgebra Booleana.

Porta Lógica And (E)

Esta porta realiza uma operação lógica que aceita dois operandos ou duas entradas (A e B), conforme mostra a figura abaixo. Os operandos são binários simples (0 e 1).



A operação AND realiza uma multiplicação binária, resultando nos seguintes resultados mostrados na tabela abaixo:


Entrada		Saída
A	B	X = A.B
0	0	0
0	1	0
1	0	0
1	1	1

Se o primeiro operando é 1 e o segundo operando é 1, o resultado é 1 (Verdadeiro), senão o resultado é 0 (Falso)".

Um exemplo de aplicação de uma porta AND seria na composição de um circuito para a transferência de bits de dados de um local para outro (ex.: da memória para a CPU). Nesse caso, a finalidade seria a de garantir que um bit de origem seja o mesmo bit de destino.

Porta Lógica Or (Ou)

Realiza uma operação que aceita dois operandos ou duas entradas (A e B), conforme mostra a figura. Os operandos são binários simples (0 e 1).



A operação OR simula uma soma de binários, resultando os possíveis resultados conforme mostra a tabela abaixo:


Entrada		Saída
A	B	X = A+B
0	0	0
0	1	1
1	0	1
1	1	1

Se o primeiro operando é 1 ou o segundo operando é 1, ou se os dois operandos forem 1, o resultado é 1, senão o resultado é 0.

As operações lógicas OR são muito utilizadas em lógica digital ou mesmo em comandos de decisão de algumas linguagens de programação.

Porta Lógica Not (Não)

A porta NOT representa um inversor. Essa operação aceita apenas um operando ou uma entradas (A), conforme mostra a figura abaixo. O operando pode ser um dígito binário (0 ou 1).



A operação NOT realiza a inversão de um dígito binário, permitindo os resultados conforme mostra a tabela abaixo:


Entrada	Saída
A	$X = \bar{A}$
0	1
1	0

Conforme é possível observar, a regra é: “se o operando for 1, o resultado é 0, senão o resultado é 1”.

Entre as principais aplicações dos circuitos inversores está a representação de números negativos no formato binário, quando se usa o que é chamado de complemento a 1 ou complemento a 2, fazendo-se necessária a inversão de um grupo de bits representativos de um número negativo.

Porta Lógica Xor (Exclusive OR)

A denominação XOR é a abreviação do termo EXCLUSIVE OR. Trata-se de uma operação que aceita dois operandos ou duas entradas (A e B), conforme mostra a figura abaixo. Os operandos são binários simples (0 e 1).



A operação XOR possui como principal função a verificação de igualdade, permitindo os possíveis resultados conforme mostra a tabela abaixo:

Entrada		Saída
A	B	X = A ⊕ B
0	0	0
0	1	1
1	0	1
1	1	0

Se o primeiro operando ou o segundo operando for igual a 1, o resultado é 1; senão, o resultado é 0". Ou seja, para entradas iguais a saída será 0 e para entradas diferentes a saída será 1.



A porta XOR possui inúmeras aplicações, sendo um elemento lógico bastante versátil, permitindo, por exemplo, a fabricação de um testador de igualdade entre valores, para testar, de modo rápido, se duas palavras de dados são iguais.

Existem outras portas lógicas derivadas das portas lógicas apresentadas acima, tais como as portas NAND (porta AND invertida) e a porta NOR (porta OR invertida).



Um circuito lógico pode possuir diversas portas lógicas e, portanto, suas tabelas verdade poderão ter inúmeras entradas e inúmeras saídas (as quais poderão ser representadas por suas respectivas equações booleanas).

A figura abaixo mostra o resumo dos símbolos gráficos e matemáticos (equação booleana) de portas lógicas.

Função Lógica Básica	Símbolo Gráfico da Porta	Equação Booleana
AND		$Y = A.B$
OR		$Y = A+B$
XOR		$Y = A \oplus B$
NOT		$Y = \bar{A}$
NAND		$Y = \overline{A.B}$
NOR		$Y = \overline{A+B}$

Em frente! Vamos resolver questões???



4.4 RESOLUÇÃO DE QUESTÕES

78. (2016 - Cespe - TRE/PI - Cargo 6) - Na representação de números reais submetidos a determinada notação matemática, há situações em que a capacidade de expressão do formato não é suficiente para representar o número de bites de uma máquina com a precisão desejada por ser maior ou menor que seus limites. A situação em que o resultado da operação aritmética é um valor menor que o valor limite inferior capaz de ser representável em uma específica quantidade de bits é denominada

a) complemento à base menos um.
b) sinal e magnitude.
c) underflow.
d) overflow.
e) critério de parada

Comentários:

Overflow ocorre quando o valor atribuído a uma variável é maior que o maior valor que o tipo desta variável consegue representar. **Underflow** é a situação em que o resultado da operação aritmética é um valor menor que o valor limite inferior capaz de ser representável em uma variável. Nosso gabarito é a letra C.

Gabarito: C

---

79. (2011 - CESPE - Correios - Agente de Correios – Carteiro) - Na computação básica, os computadores realizam operações de acordo com um sistema de numeração embasado nos números 0 e 1. Esse sistema é denominado

a) binário.
b) octal.
c) quântico.
d) decimal.
e) hexadecimal.

Comentários:

No **sistema binário**, os computadores realizam operações de acordo com um sistema de numeração embasado nos símbolos 0 e 1. Este é o sistema nativamente adotado nos computadores modernos. Alternativa A.

Gabarito: A

---

80. (2008 - CESPE – STF - Apoio Especializado/Suporte em Tecnologia da Informação) - Com relação a arquitetura de computadores, julgue o item subsequente:

O valor decimal do número binário 1111 1111 1111 1111 1111 1111 1111 1111 em complemento de dois é -1 em decimal.

Comentários:

No complemento de 2, o número mais à esquerda indica o sinal: 0 indica sinal positivo; 1 indica sinal negativo. O número informado na assertiva será negativo.

$1\cancel{111\ 1111\ 1111\ 1111\ 1111\ 1111\ 1111\ 1111}_2$

Para determinar o complemento de 2, subtrai-se 1 do número resultando em:

1111 1111 1111 1111 1111 1111 1111 1110

Após a subtração, inverte-se o número, resultando em:

$0000\ 0000\ 0000\ 0000\ 0000\ 0000\ 0000\ 0001_2$

Que corresponde a -1_{10}

Gabarito: CERTA

---

81. (2015 - CESPE – TRE/RS – Técnico Judiciário) - Com relação a sistemas de numeração, é correto afirmar que o equivalente, em decimal, do binário 1001,101 é

a) 11,5.
b) 9,3.
c) 11,3.
d) 9,5.
e) 9,625.

Comentários:
Pessoal, a questão trata de número binário com parte fracionária (**1001**,**101**). Dica importante; os **dígitos à esquerda da vírgula são elevados à potencias positivas de 2**, **os algarismo à direita da vírgula são elevados à potências negativas de 2**. Assim, o número $1001,101_2$ equivale ao decimal;
$1 \times 2^3 = 8$
$0 \times 2^2 = 0$
$0 \times 2^1 = 0$
$1 \times 2^0 = 1$
$1 \times 2^{-1} = 1 \times ½ = 1/2$
$0 \times 2^{-2} = 0 \times ¼ = 0$
$1 \times 2^{-3} = 1 \times 1/8 = 1/8$
Somando todos, respeitadas as vírgulas, ficamos assim: 8+0+0+1 = 9

Atenção, pessoal. Com este resultado, sabemos que o primeiro dígito será 9, assim, descartamos as alternativas A e C. Continuando a soma dos dígitos fracionários: **½ + 1/8 = 0,5 + 0,125 = 0,625**

Logo, $1001,101_2$ equivale ao decimal $9,625_{10}$

Gabarito: E

---

82. (2015 - CESPE – TRE/RS – Técnico Judiciário) - Considerando que na expressão (1C9D7E + 9B5F82) – ABCDEF todos os valores estejam em hexadecimal, é correto afirmar que o resultado dessa expressão, também em hexadecimal, é

a) C2F11.
b) 3027421.
c) 163CAEF.
d) 7BEF.
e) 30EF.

Comentários:
Pessoal, observem a resolução da questão.

1C9D7E
+ 9B5F82
_____
B7FD00

B7FD00
- ABCDEF
_____
C2F11

Nosso gabarito é a letra A.

83. (2007 - FCC - TRF2 - Apoio Especializado/Engenharia Eletrônica) - O número binário (10100111) equivale, respectivamente, nas bases hexadecimal e decimal, a

a) A7 e 167
b) A9 e 17
c) B3 e 267
d) A7 e 67
e) 3D e 147

Comentários:

A representação binária tem como base o número 2, o sistema decimal tem base 10, e o sistema hexadecimal tem base 16.

Como $16=2^4$ cada conjunto de 4 número binários corresponde a um dígito hexadecimal.

Dividimos o número binário 10100111 em dois grupos de quatro para encontrar seu correspondente hexadecimal da seguinte forma:

Binário	1010	0111
Decimal	10	7
Hexadecimal	A	7

Assim 10100111_2 corresponde a $A7_{16.}$ Nossa resposta estará entre as alternativas A e D.

Vamos agora encontrar o correspondente 10100111_2 na base decimal. Cada dígito, da direita para a esquerda, é multiplicado pelo dígito 2 elevado à sua respectiva posição, do seguinte modo:

Binário	10100111
	$(1x2^7)+(0x2^6)+(1x2^5)+(0x2^4)+(0x2^3)+(1x2^2)+(1x2^1)+(1x2^0)$
Decimal	167

Assim 10100111_2 corresponde a 167_{10}

Gabarito: A

---

84. (2013 - FUNCAB - DETRAN-PB - Analista de Sistemas) - Das opções seguintes, assinale aquela que contém apenas sistemas de numeração.

a) decimal, binário, hexadecimal e octal.
b) binário, octal, unicode e hexadecimal.
c) hexadecimal, decimal, octal e unicode.
d) octal, binário, unicode e decimal.
e) unicode, hexadecimal, decimal e binário.

Comentários:

Um sistema de numeração é o conjunto de símbolos utilizados para representar as quantidades e as regras que definem a forma de representação de um número.

Um sistema de numeração é determinado fundamentalmente pela BASE, que indica a quantidade de símbolos e o valor de cada símbolo.

- ✓ **Decimal** (base 10 = 10 símbolos): 0, 1, 2, 3, 4, 5, 6, 7, 8, 9
- ✓ **Binário** (base 2 = 2 símbolos): 0, 1
- ✓ **Octal** (base 8 = 8 símbolos): 0, 1, 2, 3, 4, 5, 6, 7, 8
- ✓ **Hexadecimal** (base 16 = 16 símbolos): 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F

Os sistemas de numeração acima indicados são posicionais, isto quer dizer que o valor é verificado conforme a posição que o algarismo ocupe, contados da direita para a esquerda. Por exemplo, para verificar qual o valor em decimal do seguinte numero binário 100101, devemos converter cada algoritmo, considerando o valor posicional relativo.

Assim, os sistemas de numeração são o decimal, binário, hexadecimal e octal. Alternativa correta letra A.

Gabarito: A

---

85. (2015 - FGV - TJ-BA - Técnico Judiciário - Tecnologia da Informação) - O número binário 11111010 é representado na notação hexadecimal como:

a) F8
b) AF
c) FF
d) FA
e) FB

Comentários:

A representação binária tem como base o número 2, e o sistema hexadecimal tem base 16. Como $16=2^4$ cada conjunto de 4 número binários corresponde a um dígito hexadecimal. Para realizar a conversão, dividimos o grupo de 4 números binários para encontrar seu equivalente hexadecimal da seguinte forma:

Binário	1111	1010
Decimal	15	10
Hexadecimal	F	A

Gabarito: D

---

86. (2009 - UNIRIO - UNIRIO - Técnico de Tecnologia da Informação) - O número hexadecimal FA5 corresponde a

a) 6442.
b) 4005.
c) 4663.
d) 5155.
e) 3900.

Comentários:

A representação hexadecimal tem base 16. Dividimos o número hexadecimal para encontrar seu correspondente decimal da seguinte forma:

Hexadecimal	F =**15**	A = **10**	5 = **5**
Decimal	**15**x16^2=3840	**10**x16^1=160	**5**x16^0=5

Assim $FA5_{16} = 4005_{10}$

Gabarito: B

---

87. (2006 - ESAF – ATRFB - Tecnologia da Informação) - Analise as seguintes operações relacionadas à Aritmética Computacional, considerando que os valores utilizados estão na representação hexadecimal.

I. ((2222 AND AAAA) XOR FFFF) = DDDD.

II. ((2222 OR BBBB) XOR FFFF) = DDDD.

III. ((2222 NOT CCCC) XOR FFFF) = 3333.

IV. ((2222 XOR DDDD) XOR FFFF) = 3333.

Indique a opção que contenha todas as afirmações verdadeiras.
a) I e II
b) II e III
c) III e IV
d) II e IV
e) I e III

Comentários:

Pessoal, uma explicação inicial:

0	AND	0	0
0	AND	1	0
1	AND	0	0
1	AND	1	1

0	OR	0	0
0	OR	1	1
1	OR	0	1
1	OR	1	1

0	XOR	0	0
0	XOR	1	1
1	XOR	0	1
1	XOR	1	0

Como todos os números são iguais, a resolução de um deles trará o mesmo resultado para cada item.

- Vamos começar resolvendo o item I.

(2 AND A) XOR F =

(0010 AND 1010) XOR 1111=

0010 XOR 1111= 1101 = D

Assim, nosso resultado para o item I será DDDD. Item correto.

- Vamos resolver agora o item II:

(2 OR B) XOR F =

(0010 OR 1011) XOR 1111 =

1011 XOR 1111 = 0100 = 4

Assim, o resultado para o item II será 4444. Item incorreto.

- O item III traz o operador NOT, cuja aplicação não pode ser feita na forma proposta, pois é um operador unário (aceita apenas um operando).
- Vamos a resolução do item IV.

(2 XOR D) XOR F =

(0010 XOR 1101) XOR 1111 =

1111 XOR 1111= 0

Assim o resultado do item IV será 0000, item incorreto.

Apesar do equívoco, pois não há alternativa correta, a banca apontou a alternativa E como o gabarito da questão.

Gabarito: E

88. (2010 - ESAF - Ana CVM – Sistemas) - Assinale a opção correta.

a) As formas prefixa e posfixa são denominadas notação polinésica reversa e notação polinésica.
b) Numa expressão infixa, as operações são efetuadas na ordem em que aparecem.
c) Numa expressão fixa, as operações são efetuadas na ordem em que melhor se realizam.
d) Numa expressão posfixa, as operações são efetuadas na ordem em que aparecem.
e) As formas prefixa e posfixa são denominadas notação determinada a priori e notação determinada a posteriori.

Comentários:

Na notação **infixa**, os operadores ficam entre os operandos: (A+B)/C. Devido a precedência, as operações podem não ser efetuadas na ordem em que aparecem. Na notação **posfixa** (notação Polonesa) os operadores vem após os operandos: AB+C/. As operações são efetuadas na ordem em que aparecem.

Gabarito: D

89. (2016 - FGV - IBGE - Analista Suporte Operacional) - Analise as seguintes equações binárias:

111 ×11
111 -11
110 ÷11

O resultado das equações apresentadas é, respectivamente:
(A) 10101, 10 e 10;
(B) 11101, 101 e 11;
(C) 10111, 110 e 1;
(D) 10101, 100 e 10;
(E) 10100, 11 e 101.

Comentários:
Vamos tentar resolver da forma mais rápida e compreensível. Como se trata de números binários de poucos dígitos, a resolução deve ser feita de forma direta.

Receita de bolo, ok? Convertemos primeiramente para decimal, façamos as operações, e após encontrar o resultado, convertamos novamente para binário para encontrar a alternativa correta.

111 (4+2+1=**7**) **x** 11 (2+1=**3**) => 7 x 3 = 21_{10} => 10101_2;
111 (4+2+1=**7**) – 11 (2+1=**3**) => 7 – 3 = 4_{10} => 100_2;
110 (4+2+0=**6**) ÷11 (2+1=**3**) => 6 ÷ 3 = 2_{10} => 10_2

Extremamente fácil, não? Dada a resposta, identificamos que corresponde a letra D. O gabarito informa corretamente a letra D.

Gabarito: D

5 – HARDWARE VS. SOFTWARE

O computador é composto por dois elementos principais, **software e hardware**. Tanto o hardware quando o software destinam-se a resolver um determinado problema.

O **hardware** é concebido em meio físico, utilizando transistores interconectados. É uma solução rígida (*Hard*) para um problema. Uma vez elaborado, o hardware não pode mais ser modificado (*veremos em outra oportunidade que há avanços neste aspecto*.

O **software** é elaborado em meio lógico, para ser armazenado e ser executado com um processador de propósito geral. É uma solução flexível (*Soft*) para um problema, pode ser adaptado ou modificado a fim de torná-lo mais eficiente.

Soluções em software são em regra mais lentas do que soluções equivalentes em hardware. Para executar um programa, cada instrução deve antes ser armazenada em memória, transferidas para a CPU (memória principal é mais lenta do que CPU) e então ser executada pela CPU.

As soluções em hardware não utilizam instruções, elas executam as operações diretamente.

Nos primeiros computadores a fronteira entre o hardware e o software era muito clara. Atualmente, essa distinção não é tão clara, pois hardware e software têm se tornado bem próximos. Para compreender esta segmentação, veremos tópicos relativos a estes aspectos.

5.1 LINGUAGENS DE PROGRAMAÇÃO

Como podemos perceber de início, estamos a nos referir ao termo linguagem, mas de forma mais específica: **linguagem** de **programação**.

Para iluminar nosso trajeto, devemos iniciar pelo termo linguagem. Em sentido comum, uma linguagem tem o propósito de permitir a comunicação.

Vamos então adotar uma premissa, ok? Toda comunicação requer que sejam estabelecidas previamente regras e padrões.

Assim, qualquer linguagem deve definir regras para que dois entes se comuniquem de forma clara e mais eficiente. Entram em campo então termos que devemos lembrar de algum modo, sintaxe, semântica, etc.

Ao tratarmos de uma linguagem de programação a diferença essencial é que seus utilizadores não são entes quaisquer, mas sim agentes que adotem linguagem binária.

Apesar da similaridade, há diferenças entres linguagens naturais e linguagens de programação. As linguagens naturais são tolerantes a erros. Um erro gramatical, por exemplo, não impossibilita uma conversa entre duas pessoas. Já nas linguagens de programação, a omissão de um caractere é suficiente interromper execução de um programa.

Uma definição possível é que uma linguagem de programação é um conjunto de regras **sintáticas e semânticas** padronizado para comunicar instruções para um computador.

Também podemos definir que uma linguagem de programação é uma linguagem formulada para expressar um processo através do qual um computador pode resolver um problema.

O objetivo imediato de toda linguagem de programação é permitir construir sentenças de forma precisa e utilizando notação formalizada que seja compreensível e seja executável em um computador.

Assim as linguagens de programação são constituídas de um conjunto de palavras especiais (vocabulário), associadas a um conjunto de regras de utilização, que determinam como os algoritmos devem ser criados para que possam ser corretamente compreendidos pelo computador.

Se falarmos de forma prática, uma linguagem de programação deve auxiliar o programador no processo de desenvolvimento de software, incluindo recursos que auxiliem no projeto, implementação, teste, verificação e validação, e manutenção do software.

As linguagens de programação são destinadas a serem utilizadas por **pessoas** para expressar um **processo** através do qual um **computador** possa resolver um **problema**.

Cada item destacado fundamenta um paradigma de programação: **Imperativo**, **Orientado a Objeto**, **Funcional** e **Lógico**. Ou seja, os paradigmas de programação são as formas como um programador pode pensar quando ao buscar a solução para determinado problema.

5.2 Nível das Linguagens de Programação

Os computadores representam as informações através da **linguagem binária**. Interagir com um computador ou criar programas diretamente em linguagem binária não é uma tarefa fácil.

Para tornar menos complicada, mais eficiente e menos sujeita a erros a tarefa, foram criadas linguagens de programação mais próximas às linguagens naturais.

Estas linguagens de programação são compostas de um conjunto de palavras-chave em inglês que estabelecem os comandos e instruções que podem ser utilizados pelo programador na construção de seus programas.

As linguagens com essa característica são chamadas de **linguagens de alto nível**, ao passo que as que utilizam linguagem de máquina, são denominadas de linguagens de **baixo nível**.

São exemplos de linguagens de alto nível: **C, C++, Java e Python**. Exemplo de linguagem de baixo nível é a **linguagem Assembly**.

A conversão das linguagens de alto nível para linguagens de baixo nível é realizada através de compiladores ou interpretadores que produzem uma representação do algoritmo expresso em linguagem objeto.

5.3 Execução de Algoritmos

Pessoal, aproveitemos este último ponto para aludir a um conceito relacionado que é bastante básico, mas muito importante: **execução de algoritmos**.

Algoritmos são os passos seguidos para que determinada atividade seja computacionalmente realizada. Constituem exemplo de algoritmos, as instruções para a adição de dois operandos, a ordenação de um conjunto de números, entre outros.

Os algoritmos não podem conter instruções desconhecidas ou fazer referência a símbolos ou expressões que os computadores desconhecem.

A partir das instruções constantes do algoritmo, o processador buscará as instruções na memória e as executará uma de cada vez, segundo o **ciclo de busca, decodificação e execução**.

Para ilustrar como funciona a execução de um algoritmo baseado no ciclo de **busca, decodificação e execução**, tomemos como exemplo uma memória com 32 posições, organizada conforme a figura abaixo.

0 x = 2	1 y = 3	2 z=x.y	3
4	5	6	7
8 2	9 3	10 6	11
12	13	14	15
16	17	18	19
20	21	22	23
24	25	26	27
28	29	30	31

Os números do canto superior direito de cada célula indicam os endereços de memória correspondentes a cada posição da memória representada.

Nas células 0, 1 e 2 constam as instruções que serão executadas e, nas células 8, 9 e 10, constam os valores armazenados nas posições de memória nomeadas por x, y e z.

Se a execução do algoritmo inicia-se com a busca da instrução no endereço 0 (zero), o ciclo de execução continua com a decodificação da **instrução x = 2**, que, após sua realização, resulta no armazenamento do valor 2 na posição de memória de número 8, nomeada de x.

O passo 4 então é executado, dando início à busca da próxima instrução. Com isso, a **instrução y = 3** é encontrada e decodificada, gerando como resultado o armazenamento do valor 3 na posição de número 9, nomeada de y.

O mesmo ocorre com a instrução **z = x.y**, que, após sua decodificação, armazena o valor 6 (produto de x por y) na posição de endereço 10 e rotulada de z.

5.4 CÓDIGO FONTE E EXECUTÁVEL

A programação inicia-se com a confecção de um programa ou código fonte e termina com a geração de um programa executável ou código executável.



O **Código fonte** é formado por uma sequência de instruções, em formato determinado por alguma linguagem de programação e é criado num editor de textos.

Entre a criação do código fonte e o programa executável pode ocorrer a criação de um código objeto. O **código objeto** são linhas de código criadas pela conversão do código em linguagem de máquina, e é gerado pelo montador, compilador ou interpretador.

Já o **programa executável** é aquele código passível de execução pelo sistema operacional. O tipo mais simples de código objeto executável é o **.com** que endereça de forma estática em memória os bytes do programa. Os programas cuja extensão é **.exe** contem código em linguagem de máquina executável.

5.5 MÁQUINA MULTINÍVEL

Computadores podem ser projetados como uma série de níveis, cada um deles construído em cima de seus precursores. Cada nível representa uma abstração distinta, com diferentes objetos e operações.


A abstração permite ignorar detalhes irrelevantes de níveis mais baixos, reduzindo uma questão complexa a algo muito mais fácil de ser entendido. Programadores de um nível, em geral, não devem se preocupar com implementações de níveis inferiores.

Existe um conceito de níveis na arquitetura de computadores. A ideia básica é que existem muitos níveis nos quais o computador pode ser considerado, do nível mais alto, onde o usuário executa programas, ao nível mais baixo, que consiste de transistores e fios.

Uma máquina multinível pode ser vista como tendo vários níveis, cada um capaz de executar um conjunto de instruções específicas. Cada nível possui linguagens apropriadas para descrever as

instruções que nele podem ser executadas. A maioria dos computadores modernos possui dois ou mais níveis.

Essa divisão em níveis é exemplificada na figura abaixo que exemplifica uma arquitetura multinível:





Vamos agora entender o papel de cada nível nessa arquitetura:

- **Nível 5**: Nível das linguagens orientadas para solução dos problemas;
- **Nível 4**: Nível da linguagem do montador ou de montagem;
- **Nível 3**: Nível do Sistema Operacional;
- **Nível 2**: Nível da Arquitetura do Conjunto de Instruções;
- **Nível 1**: Nível da Microarquitetura;
- **Nível 0**: Nível da Lógica Digital.

5.6 Linguagem de Máquina

A primeira e mais primitiva linguagem de computador é a própria **linguagem de máquina**, aquela que o computador entende diretamente e pode ser diretamente executada pelos circuitos do processador (pelo hardware).

O conjunto de instruções destinado a um determinado hardware constitui as linguagens de máquina obtidas, que utilizam símbolos binários e estão muito diferentes da nossa linguagem comum.

Devido a sua complexidade e distância da linguagem natural, é muito ineficiente o uso do conjunto de instruções em linguagem de máquina para realizarem tarefas complexas, como simular a trajetória de um projétil ou o comportamento de um foguete.

A solução encontrada foi criar uma hierarquia de abstrações de níveis mais altos, que simplifica os níveis mais baixos. Em outras palavras, criar uma organização estruturada de computadores para facilitar a comunicação homem-máquina.

Um programa em linguagem de máquina é uma longa série de 0 e 1, ordenados de forma que alguns representam códigos de instruções e outros representam os dados que serão processados.

Cada família de computadores possui sua própria linguagem de máquina. Um programa em linguagem de máquina é escrito para um determinado computador e somente poderá ser executado em computadores da mesma família.

5.7 Linguagem de Montagem

A primeira tentativa para resolver as limitações do uso da linguagem de máquina foi a criação de uma linguagem em que os códigos numéricos foram substituídos por mnemônicos (palavras ou símbolos), como por exemplo, **LOAD** = carregar, **STORE** = armazenar e **ADD** = somar.

As localizações dos dados foram substituídas por referências simbólicas. Foram também definidas regras de sintaxe de fácil memorização, de forma a tornar a escrita de programas e sua posterior manutenção uma técnica de complexidade relativamente menor.

Essa linguagem simbólica recebeu o nome de Assembly Language (**Linguagem de Montagem**). O programador não mais precisava decorar os códigos numéricos que representavam as diferentes instruções e os endereços reais de armazenamento, bastava decorar os mnemônicos para as instruções e definir nomes para as referências dos endereços.

O processo de tradução da linguagem de montagem para a linguagem de máquina (chamado de montagem) é realizado por um programa chamado **Assembler** (Montador). O programa

Assembler lê cada instrução escrita em linguagem Assembly e a converte em uma instrução equivalente em linguagem de máquina.

Mesmo com a utilização de linguagem de montagem, a criação de programas continuou lenta e complexa, exigindo um profundo conhecimento da máquina.

Um programa de computador ainda era difícil de ser escrito, caro, e dependente do computador para o qual foi escrito.

Esses problemas de complexidade no desenvolvimento de programas e compatibilidade com hardware levaram a uma busca por linguagens que fossem mais simples, mais rápidas e eficientes, levando a programas mais enxutos, com menos instruções e menos dependente do computador.

Isto levou ao desenvolvimento das Linguagens de Programação modernas que utilizam outras abordagens, como veremos nos tópicos a seguir.

5.8 Tradução, Compilação e Interpretação

Pessoal, em nossa introdução ressaltamos uma característica fundamental dos computadores é que eles são capazes de manipular apenas códigos binários. No entanto, é necessário executar programas em linguagem de alto nível.

Estes programas em linguagens de alto nível, a exemplo dos programas escritos em linguagem de Montagem, precisam ser traduzidos para linguagem de máquina para poderem ser entendidos e processados pelo computador.

Surge daí um desafio: como executar um programa em linguagem de programação, seja ela de baixo ou alto nível, em um computador que trabalha apenas como números binários?

Da mesma forma como podemos lançar mão de tradutores para poder lidar com uma linguagem que não conseguimos entender, os computadores também podem fazer uso de um tradutor para traduzir um programa escrito em linguagem de programação para um programa correspondente em linguagem de máquina.



Os dois softwares básicos responsáveis por realizar a tradução em questão são os **tradutores e os interpretadores**.

Um pressuposto inicial que devemos atentar é que não há tradução direta de uma linguagem de alto nível para a linguagem de máquina. Para que esta seja alcançada, são necessários passos intermediários, sendo um deles a tradução para a linguagem de montagem.

Os softwares que efetuam tradução podem ser classificados como Montadores e Compiladores.

Montagem

Quando o processo de tradução converte um programa que se encontra no nível de linguagem de montagem (por exemplo, linguagem Assembly) para a linguagem de máquina, o tradutor utilizado é o montador.

Assim, a **montagem** é o processo que traduz um programa escrito em linguagem de montagem em um programa equivalente em linguagem de máquina, possível de ser executado pelo computador.

No processo de montagem, o código fonte (programa em linguagem simbólica escrito pelo programador) é examinado, instrução por instrução e é feita a tradução, gerando o código que será executado (código objeto).

Compilação

Na tradução de programas em linguagem de alto nível para a linguagem de montagem, o software responsável é o compilador.

O Compilador realiza o processo de tradução de um programa escrito em linguagem de alto nível para código em linguagem de máquina.

Compilação é um processo análogo ao da montagem (verificação / análise do código fonte, resolução das referências de memória, reserva de espaço em memória e conversão para código de máquina binário).

No processo de compilação, cada parte de um programa (módulo) escrito em linguagem de alto nível é traduzido para um módulo objeto diferente, que consiste em sua representação em linguagem de montagem.

O que diferencia a compilação do processo de montagem é sua maior complexidade.

No processo de montagem, há uma relação de 1:1, ou seja, cada instrução do código fonte resulta em uma instrução de máquina, enquanto na compilação a relação é múltipla, cada instrução do código fonte gerando várias instruções de máquina.

Por não traduzir um programa escrito em linguagem de alto nível diretamente para linguagem de máquina, o processo de compilação tende a ser mais rápido que o processo de interpretação.

Uma vez compilado, um programa pode ser executado várias vezes sem a necessidade de haver uma recompilação.

Na interpretação toda vez que um programa precisa ser executado, todo o processo de interpretação é refeito, independente de ter ocorrido modificações no código fonte.

Interpretação

Com o processo de execução de um programa em fases distintas (compilação/ligação/execução), um programa para ser executado precisa primeiro ter sido convertido para código objeto pelo compilador e depois ter passado pelo ligador.

Esse processo é o mais utilizado, porém não é o único. O método alternativo chama-se de interpretação e, a partir do programa fonte, **realiza as três fases (compilação, ligação e execução), comando por comando, em tempo de execução**.

Na interpretação, cada instrução de L1 é substituída por um conjunto de instruções equivalentes de L0. Processador executa uma instrução de L1 (transformada para L0) antes de executar próxima instrução. Cada instrução de L1, transformada para L0, é carregada na memória e executada. Não é criado um programa em L0. O programa deve ser novamente interpretado para ser executado

Não existem fases distintas nem se produzem códigos intermediários. Todo o processo de conversão é efetuado em tempo de execução e imediatamente executado. Cada comando é lido,

verificado, convertido em código executável e imediatamente executado, antes que o comando seguinte seja sequer lido. As linguagens voltadas para Web (como ASP, PHP, Java, etc) são interpretadas.

A CPU busca instruções em memória do programa a ser executado de acordo com o valor do registrador contador de programas (program counter).



Como vimos, um ciclo de execução de uma instrução de processador primeiramente carregará (**fetch**) uma instrução da memória para o processador.

A instrução será decodificada e os operandos carregados da memória. Após a execução da instrução, os resultados são armazenados de volta na memória.

A unidade de memória enxerga uma sequência de endereços de memória; ela não sabe como esses endereços são gerados ou quais são seus conteúdos (se são instruções ou dados).

Logo, a dificuldade de lidar com a memória é saber qual a sequência de endereços que o programa precisa acessar.

5.9 TEMPO DE COMPILAÇÃO E TEMPO DE EXECUÇÃO

Normalmente, a ligação de instruções e dados para endereços de memória pode ser feita em qualquer uma dos momentos abaixo:

Tempo de compilação: se a ligação de instruções e dados para endereços de memória for feita, em tempo de compilação, é possível saber onde o programa residirá em memória, então código absoluto pode ser gerado. Os programas em formato .COM são códigos ligados a endereços de memória em tempo de compilação.

Tempo de carregamento: a ligação final a endereços de memória é realizada no momento da execução do programa. Se o endereço de início mudar, será somente necessário recarregar o código para refletir a mudança do endereço inicial.

Tempo de execução: se o processo puder ser movido durante sua execução de um segmento de memória para outro, então a ligação a endereços de memória é feita em tempo de execução.

Esses eram os tópicos teóricos necessários a este tópico da aula. Vamos iniciar a resolução de questões para entender a forma como esses assuntos são abordados pela nossa banca.

5.10 RESOLUÇÃO DE QUESTÕES

90. (2016 - Cespe - TRE/PI - Cargo 6) - O processo que analisa o código-fonte de um programa de computador e produz uma sequência de símbolos chamada tokens é definido como

a) análise sintática.
b) análise semântica.
c) análise léxica.
d) geração e otimização de código.
e) linker.

Comentários:

O **analisador léxico** lê o programa fonte caractere a caractere, agrupando os caracteres lidos para formar os símbolos básicos (tokens) da linguagem. Dessa forma, O processo que analisa o código-fonte de um programa de computador e produz uma sequência de símbolos chamada tokens é definido como **análise léxica**.

Gabarito: C

91. (2013 - CESPE - SEGESP-AL - Perito Criminal) - O interpretador é considerado um tradutor que não gera código-objeto, mas que, diferentemente do compilador, traduz o programa linha a linha, ou seja, o programa é executado à medida que é traduzido.

Comentários:

O interpretador é um conversor incremental, no qual a tradução e a execução das instruções ocorrem a cada instrução. Não é criado um programa em L0, a cada uso, o programa deve ser novamente interpretado para ser executado. Assertiva correta.

Gabarito: CERTA

92. (2011 - CESPE - FUB - Analista de Tecnologia da Informação) - Na programação empregando uma linguagem de alto nível, a utilização de um compilador implica o uso de um ligador e de um carregador para a correta execução do programa; por outro lado, a utilização de um interpretador, que simula a existência de um processador cujas instruções são aquelas da linguagem de alto nível empregada, torna desnecessárias as etapas de ligação e carga.

Comentários:

O **compilador** é responsável por gerar um programa em linguagem de máquina a partir de um programa escrito em linguagem de alto nível. Ele gera um programa em L0, que pode ser executado várias vezes. A utilização de um compilador implica o uso de um ligador e de um carregador para a correta execução do programa. O **ligador** é o programa que liga os objetos gerados por um compilador ou montador, aponta para bibliotecas e outras dependências externas, formando o executável. O **carregador** é necessário para a execução de um programa, é, em geral, parte do sistema operacional, e realiza a cópia do arquivo em formato binário para a memória.

Gabarito: CERTA

93. (2010 - CESPE - TRE-MT - Analista Judiciário - Tecnologia da Informação) - Durante a compilação de um código-fonte, a fase do compilador que é responsável por produzir uma sequência de tokens é a

a) análise léxica.
b) análise semântica.
c) análise sintática.
d) geração de código executável.
e) verificação de tipos.

Comentários:

A análise se divide em três etapas: análise sintática, análise léxica e análise semântica.

A **análise sintática** é a busca por erros sintáticos, realizada pela criação da árvore sintática com operandos e operadores.

A **análise semântica** é a busca por incoerências semânticas, como erros de tipos, por exemplo.

A **análise léxica** mapeia operadores e operandos e produz um conjunto de tokens.

Gabarito: A

---

94. (2015 - CESPE – TRE/RS – Técnico Judiciário) - No que se refere a organização e arquitetura de computadores, a classe de interrupção gerada por alguma condição que ocorra como resultado da execução de uma instrução, por exemplo, overflow em uma operação aritmética, divisão por zero, tentativa de executar uma instrução de máquina ilegal e referência a um endereço de memória fora do espaço de endereçamento do programa é a interrupção de

a) processador.
b) falha de hardware.
c) E/S (entrada e saída).
d) clock.
e) software

Comentários:
Pessoal, **interrupção e exceção** são formas de alteração no fluxo de execução de uma programa. Alguns autores denotam esta diferença, entre interrupção e exceção, definindo que se a alteração se deu em virtude de algo externo ao programa então temos uma **interrupção**, se foi em virtude algum evento interno ao programa (divisão por zero, por exemplo), então se trata de **exceção**.
Em suma, podemos ter os seguintes tipos de interrupção: **interrupção por hardware**, na qual os pedidos de dispositivos periféricos, relógio do sistema, circuitos de monitorização de energia; **interrupção por software** é uma interrupção causada por um programa (chamada ao sistema); **interrupção de exceção** as que ocorrem devido a utilizações indevidas de instruções ou de dados (e.g., divisão por zero, acesso a uma posição de memória protegida, overflow, etc.).
Assim, a única alternativa compatível com as categorias de interrupções acima listadas é a alternativa E.

Gabarito: E

---

95. (2010 - FCC - TRE-AM - Analista Judiciário - Tecnologia da Informação) - Em sua concepção arquitetônica, a maioria dos computadores atuais são organizados em níveis.

Nesse aspecto, o nível que é responsável por fornecer serviços básicos para o nível de linguagem de máquina, tais como interface gráfica com o usuário e escalonamento de processos, é o nível

a) do montador.
b) de lógica digital.
c) de microprogramação.
d) convencional de máquina.
e) do sistema operacional.

Comentários:

Para uma melhor compreensão da arquitetura de um computador, podemos dividi-lo em níveis de hierarquia. Cada nível fornece serviços para o próximo nível.

Nível 0 ou de **lógica** digital é o hardware verdadeiro da máquina, cujos circuitos executam os programas.

Nível 1 ou de **microprogramação** é o nível de máquina, havendo um programa denominado microprograma, cuja função é interpretar as instruções de nível 2. Este nível fornece serviços básicos para o nível de linguagem de máquina.

Nível 2 ou de **máquina** é o primeiro nível de máquina virtual. A linguagem deste nível é comumente denominada linguagem de máquina.

Nível 3 ou de **sistema operacional** apresenta um conjunto de novas instruções, organização diferente da memória, capacidade de execução de dois ou mais programas em paralelo, cujas facilidades são realizadas por um interpretador denominado sistema operacional.

Aproveitemos para complementar o seguinte. Se cada nível fornece serviços para o nível superior, o nível 3 (sistema operacional) também fornece serviços para o nível inferior? Sim.

O sistema operacional é responsável por fornecer **interface gráfica** com o usuário. Podemos perceber que se o SO não fosse "transparente", fornecendo serviços para níveis de baixo e cima, como seriam recebidas e transmitidas as informações do hardware para o nível de usuário, e vice-versa?

Gabarito: E

96. (2010 - FCC - TRF - 4ª REGIÃO - Analista Judiciário - Tecnologia da Informação) - Sobre as linguagens de programação, é correto afirmar:

a) Interpretadores são programas que convertem códigos escritos em linguagem de alto nível para programas em linguagem de máquina.
b) Linguagens de alto nível cumprem tarefas mais substanciais com um número menor de comandos, mas exigem programas tradutores denominados compiladores para converter programas em linguagem de alto nível para linguagem de máquina.
c) Um computador pode entender qualquer linguagem de máquina, pois a linguagem de máquina não é definida pelo projeto de hardware do computador.
d) Programadores podem escrever instruções em várias linguagens de programação e todas são entendidas diretamente pelos computadores sem a necessidade de tradução.
e) Softwares escritos em linguagens de máquina são portáveis.

Comentários:

Na **Interpretação** cada instrução de L1 é substituída por um conjunto de instruções equivalentes de L0. Não é criado um programa em L0. A cada execução, o programa deve ser novamente interpretado para ser executado. Assim a alternativa A está incorreta.

Linguagens de alto nível cumprem tarefas mais substanciais com um número menor de comandos, mas exigem programas tradutores denominados compiladores. Alternativa B correta, esta é uma das características das linguagens de alto nível.

A linguagem de máquina é definida pelo projeto de hardware do computador, alternativa C incorreta. Softwares escritos em linguagens de máquina **não** são portáveis, pois são intimamente relacionadas a uma determinada arquitetura.

Gabarito: B

---

97. (2009 - FCC - TCE-GO - Técnico de Controle Externo - Tecnologia da Informação) - Um computador pode ser visto como tendo vários níveis, cada um capaz de executar um conjunto de instruções específicas, com suas linguagens apropriadas para descrever as instruções que nele podem ser executadas. Numa máquina multinível, o nível em que cada comando corresponde exatamente a uma instrução a ser executada e em que são utilizados mnemônicos e endereços simbólicos é denominado

a) linguagem orientada a problemas.
b) sistema operacional.
c) lógica digital.
d) linguagem de montagem.
e) máquina convencional.

Comentários:

A linguagem de montagem (assembly) para código de máquina, em geral, não pode ser executado diretamente pela máquina, por conter referências a sub-rotinas e dados especificados em outros arquivos. É dependente da arquitetura da máquina e possui uma relação 1:1 com a linguagem de máquina. Alternativa correta letra D.

Gabarito: D

---

98. (2012 - FCC - TRT - 11ª Região (AM) - Técnico Judiciário - Tecnologia da Informação) - Segundo Andrew S. Tanenbaum, numa conjugação de hardware, linguagens interpretadas e linguagens traduzidas, o computador pode ser dividido em uma máquina de seis níveis. Em um desses níveis, os objetos mais interessantes são denominados PORTAS, cada uma, contendo uma ou mais entradas para sinais digitais (representando 0 ou 1) e computando como saída alguma função simples dessas entradas, como AND ou OR . Trata-se do nível de arquitetura

a) lógico digital.
b) de microarquitetura.
c) de conjunto de instruções
d) do sistema operacional da máquina.
e) de linguagem de montagem

Comentários:

O nível de arquitetura da lógica digital é aquele em que uma ou mais entradas para sinais digitais (representando 0 ou 1) e computa como saída alguma função simples dessas entradas, como AND ou OR . Alternativa A correta.

Gabarito: A

---

99. (2012 - FAPERP - TJ-PB - Técnico Judiciário - Tecnologia da Informação) - Para que um programa seja executado pelo computador, este deve ser convertido para a linguagem de máquina, ou seja, todas as instruções do programa em linguagem de alto nível devem ser

convertidas para instruções que o computador seja capaz de entender e executar. Tal tarefa pode ser realizada por meio de duas abordagens: tradução ou interpretação. Nesse contexto, assinale a alternativa correta.

a) Na interpretação, um programa escrito em linguagem de alto nível é inteiro convertido para linguagem de máquina.
b) Na tradução, cada instrução do programa original é convertida em linguagem de máquina e executada pelo computador, uma de cada vez.
c) Na tradução, um programa escrito em linguagem de alto nível é inteiro convertido para linguagem de máquina.
d) Na interpretação, todas as instruções do programa original são convertidas em linguagem de máquina, compactadas e executadas pelo computador, ao mesmo templo.

Comentários:

Na **Interpretação** cada instrução de L1 é substituída por um conjunto de instruções equivalentes de L0. O processador executa uma instrução de L1 (transformada para L0) antes de executar próxima instrução e cada instrução de L1, transformada para L0, é carregada na memória e executada. Não é criado um programa em L0. A cada execução, o programa deve ser novamente interpretado para ser executado. **Assim as alternativas A e D estão incorretas**. Na **Compilação** ou tradução cada instrução de L1 é substituída por um conjunto de instruções equivalentes de L0. O processador executa programa em L0 e todo programa em L0 é carregado em memória e é executado. Um programa pode ser traduzido uma única vez e executado várias vezes. **Portanto, a alternativa B está incorreta**.

Gabarito: C

---

100. (2009 - UFF - UFF - Analista de Tecnologia da Informação) - O utilitário responsável por gerar, a partir de um ou mais módulos-objeto, um único programa executável é conhecido como:

a) tradutor;
b) montador;
c) compilador;
d) linker;
e) loader.

Comentários:

Compilação é o processo em que cada instrução em nível L1 é substituída por um conjunto de instruções equivalentes de L0. O Programa pode ser traduzido uma única vez e executado várias vezes.

O **compilador** é o componente responsável pelo recebimento de uma entrada em alto nível e sua tradução para execução posterior, cada instrução do código fonte pode gerar várias instruções de máquina.



O **linker, link-editor ou ligador**, cuja resumo vemos na figura acima, gera, a partir de um ou mais módulos-objeto e as necessárias bibliotecas, um único programa executável. Alternativa correta letra D.

Gabarito: D

---

101. (2014 - FGV - SUSAM - Analista de Sistemas) - Programa destinado a transformar um código escrito em linguagem de alto nível em uma linguagem Assembly é o

a) debugger.
b) compilador.
c) montador.
d) fortran.
e) otimizador.

Comentários:

O compilador é o componente responsável pelo recebimento de uma entrada em alto nível e sua tradução para linguagem de montagem. Ele gera, a partir de um

ou mais módulos-objeto, um único programa executável.

Gabarito: B

---

102. (2014 - CESGRANRIO - FINEP - Analista - Suporte de Informática) - Os programadores utilizam ambientes de desenvolvimento compostos por ferramentas que auxiliam na produção de softwares. Dentre essas ferramentas, o compilador é responsável por:

a) gerar um programa em linguagem de máquina não executável a partir de um programa escrito em linguagem de alto nível.
b) gerar um único programa executável a partir dos módulos objetos.
c) traduzir um programa-fonte em linguagem de montagem em um módulo objeto não executável.
d) traduzir e executar imediatamente cada uma das instruções do programa-fonte escrito em linguagem de alto nível durante a execução do programa.
e) carregar na memória principal um programa para ser executado

Comentários:

O compilador é responsável por gerar um programa em linguagem de máquina a partir de um programa escrito em linguagem de alto nível.

Gabarito: A

---

103. (2010 - CESGRANRIO - IBGE - Analista de Sistemas) - Ao realizar testes durante a elaboração de um compilador, um analista descobriu que havia, no compilador, um erro na checagem de tipos de variáveis em expressões, permitindo, por exemplo, a multiplicação entre tipos de dados que não poderia ocorrer. Em compiladores, a checagem de tipos de variáveis em expressões é uma função do


a) analisador semântico.
b) analisador léxico.
c) otimizador de código.
d) scanner.
e) linker.

Comentários:

O compilador gera um programa em linguagem de máquina a partir de um programa escrito em linguagem de alto nível**.**



Esse processo é chamado de tradução e é realizada em duas fases: análise e síntese. A análise se divide em três etapas, Léxica (criação de tokens), Sintática (criação da árvore sintática) e Semântica.



A **análise sintática** é a busca por erros sintáticos, realizada pela criação da árvores sintática com operandos e operadores. A **análise semântica** é a busca por incoerências semânticas, como erros de tipos, por exemplo. Alternativa correta letra A.

Gabarito: A

104. (2010 - ESAF - CVM - Analista de Sistemas) - O interpretador

a) tem, como vantagem, o tempo gasto toda vez que for executado.
b) é considerado um tradutor que gera módulo- objeto.
c) é o mesmo que loader.
d) é considerado um tradutor que não gera módulo- objeto.
e) tem, como desvantagem, permitir a implementação de dados dinâmicos.

Comentários:

Interpretação é o processo em que cada instrução de L1 é substituída por um conjunto de instruções equivalentes de L0. Cada instrução de L1, interpretada para L0, é carregada na memória e executada. O interpretador é um conversor incremental, no qual a tradução e a execução das instruções ocorrem a cada instrução. Não é criado um programa em L0, a cada uso, o programa deve ser novamente interpretado para ser executado. Alternativa D correta.

Gabarito: D


---

105. (2012 - ESAF - MI - Analista de Sistemas) - Em relação a sistemas computacionais, é correto afirmar que:

a) o linker é o utilitário responsável por carregar na memória principal um programa para ser executado.
b) uma função importante do depurador é a realocação.
c) o interpretador possibilita a alteração e a visualização do conteúdo de variáveis.
d) o linker gera um único programa executável a partir de um ou mais módulos-objetos
e) o módulo gerado pelo tradutor é o módulo-fonte.

Comentários:

O ligador é o programa que liga os objetos gerados por um compilador ou montador, aponta para bibliotecas e outras dependências externas, formando o executável. Ele gera um único programa executável a partir de um ou mais módulos-objetos.



Gabarito: D

6.0 Lista de Questões Resolvidas

1. **(2016 - Cespe - TRE/PI - Cargo 6) -** A respeito de arquitetura e organização de computadores, assinale a opção correta.

a) Os projetos das unidades operacionais de um computador e de suas interconexões estão incluídos na definição da arquitetura de computadores.
b) A organização de um computador refere-se aos atributos de um sistema que têm impacto direto sobre a execução lógica de um programa.
c) O conjunto de instruções e o número de bites usados para representar os vários tipos de dados são atributos da arquitetura de computadores.
d) Os mecanismos de entrada e saída e as técnicas de endereçamento à memória são definidos na organização de computadores.
e) A tecnologia de memória usada em um computador é definida na arquitetura de computadores.

---

2. **(2016 - Cespe - TRE/PI - Cargo 6) -** Afirmar que hardware e software são logicamente equivalentes significa que

a) o software consiste em algoritmos e suas representações no computador, e o hardware consiste em circuitos integrados, placas de circuito impresso, cabos, fontes de energia, memórias e outros componentes tangíveis.
b) a fronteira entre hardware e software, nitidamente estabelecida nos primórdios da computação, se manifesta relativamente difusa nas concepções dos computadores atuais.
c) qualquer operação executada por software também pode ser embutida diretamente no hardware, e qualquer instrução executada em hardware também pode ser simulada em software.
d) hardware não pode funcionar sem software e software não pode funcionar sem hardware.
e) é preciso haver equilíbrio entre o hardware e o software de um computador quanto a custos, desempenho e confiabilidade.

---

3. **(2014 – Cespe - Antaq - cargo 2)** - Acerca da arquitetura de servidores, julgue o item seguinte. Atualmente, os fabricantes de computadores têm adotado exclusivamente a arquitetura RISC para o desenvolvimento de chips para processadores, dado o melhor desempenho dessa arquitetura em relação à arquitetura CISC.

---

4. **(2011 - CESPE - Correios - Analista de Correios - Engenheiro - Engenharia Eletrônica)** - As instruções CISC são mais simples que as instruções RISC, por isso, os compiladores para máquinas CISC são mais complexos, visto que precisam compensar a simplificação presente

nas instruções. Entretanto, se for usado pipeline, a complexidade do compilador CISC é reduzida, pois a arquitetura pipeline evita a necessidade de reordenação inteligente de instruções.

5. **(2013 - CESPE - STF - Analista Judiciário - Engenharia Elétrica)** - Arquiteturas computacionais do tipo von Neumann são caracterizadas por utilizarem processadores com vários núcleos no mesmo chip.

6. **(2013 - CESPE - SERPRO - Analista - Suporte Técnico)** - Processadores RISC e CISC diferem, fundamentalmente, no tamanho e na complexidade do conjunto de instruções.

7. **(2014 - CESPE – TCDF – ANAP)** – No caso das máquinas RISC, a busca por soluções mais simples conduziu à criação de instruções dos tipos load/store para acesso a memória, utilizando-se somente o modo de endereçamento direto e demais operações no processador.

8. **(2014 - Cespe - TCDF – ANAP Cargo 4)** - No caso das máquinas RISC, a busca por soluções mais simples conduziu à criação de instruções dos tipos load/store para acesso à memória, utilizando-se somente o modo de endereçamento direto e demais operações no processador.

9. **(2014 - FCC - TJ-AP - Analista Judiciário - Área Apoio Especializado - Tecnologia da Informação)** - Um típico ciclo de execução de instrução, em um computador com arquitetura Von Neumann, em primeiro lugar

a) fará a decodificação da instrução e obterá os operandos da memória, armazenando-os na memória cache.
b) gerará o endereço de memória e utilizará o barramento de dados para obter os operandos da instrução
c) trará uma instrução da memória principal e a armazenará no registrador de instrução.
d) obterá os dados da instrução e depois os armazenará em dispositivos de memória secundária, como extensão da memória principal.
e) trará os dados da instrução armazenados no disco magnético e depois os armazenará na memória principal.

10. (2010 - FCC - TRE-AM - Analista Judiciário - Tecnologia da Informação) - Numa máquina estruturada multinível, é o nível essencial para as máquinas CISC (Complex Instruction Set Computer), mas que inexiste nas máquinas RISC (Reduced Instruction Set Computer). Trata-se do nível

a) do sistema operacional.
b) de lógica digital.
c) de microprogramação.
d) convencional de máquina.
e) do montador.

11. (2010 - FCC - DPE-SP - Agente de Defensoria - Administrador de Banco de Dados) - Na arquitetura de von Neumann, a unidade básica de transferência da memória ou para a memória denomina-se

a) byte.
b) endereço.
c) instrução.
d) palavra.
e) dado.

12. (2011 - FCC - TRT - 1ª REGIÃO (RJ) - Analista Judiciário - Tecnologia da Informação) - Em relação às arquiteturas CISC e RISC, é INCORRETO afirmar:

a) Em RISC, a execução dos comandos é mais rápida e isso tem um preço, pois um processador RISC exige um conjunto de circuitos mais complexos e um número maior de transistores.
b) Muitas máquinas RISC não possuem instruções para multiplicação ou divisão e, por isso, uma operação de multiplicação, por exemplo, é executada por meio de sucessivas somatórias e deslocamentos.
c) CISC possui instruções complexas, o que contrasta com a simplicidade das instruções RISC.
d) Na CISC, qualquer instrução pode referenciar a memória; na RISC, a referência é restrita a Load e Store.
e) Processadores híbridos são essencialmente processadores CISC (para cuidar das instruções mais complexas) com núcleo RISC (para cuidar das instruções mais simples).

13. (2009 - FCC - TJ-PA - Analista Judiciário - Tecnologia da Informação) - Comparativamente com CISC, são características da arquitetura de computadores RISC ocupar

a) menos espaço na memória e exigir programação mais fácil.
b) menos espaço na memória e exigir programação mais difícil.

c) mais espaço na memória e exigir programação mais difícil.
d) mais espaço na memória e exigir programação mais fácil.
e) menos espaço na memória e não influir no tipo de programação.

---

14. **(2009 - FCC - TJ-SE - Técnico Judiciário - Programação de Sistemas)** - A instrução em linguagem de máquina é a indicação de uma

a) sequência de códigos que o hardware possui em seu setup de configuração.
b) tarefa executada pelo hardware sob comando indireto do sistema operacional.
c) operação básica que o hardware é capaz de executar diretamente.
d) tarefa de programação executada pelo hardware em um ciclo de máquina.
e) operação executada diretamente pelo comando de um hardware de entrada, como por exemplo: teclado.

---

15. **(2016 - IADES - PCDF - Perito Ciência da Computação/Informática) –** Em relação ao projeto de máquinas RISC e CISC, assinale a alternativa correta.

a) Dadas as características das instruções das máquinas CISC, o pipeline fica favorecido nessa arquitetura.
b) Arquiteturas RISC normalmente realizam poucas operações de registrador para registrador, aumentando o acesso à memória cache.
c) Programas para arquiteturas CISC sempre possuem tamanho menor que programas para arquiteturas RISC, devido à relação um para um de instruções de máquina e instruções de compilador.
d) Arquiteturas RISC tendem a enfatizar referências aos registradores no lugar de referências à memória.
e) Arquiteturas CISC usam um número muito grande de instruções simples em detrimento de instruções complexas.

---

16. **(2016 - IADES - PCDF - Perito Ciência da Computação/Informática) –** Programas menores têm duas vantagens. A primeira é consumir um menor espaço de memória, resultando na economia desse recurso. Como a memória é, hoje em dia, muito barata, essa vantagem potencial deixa de ser tão significativa. A vantagem mais importante de programas menores é, portanto, contribuir para melhorar o desempenho. Isso pode acontecer de duas maneiras. Primeiro, um menor número de instruções significa menor número de bytes de instruções a serem buscados. Segundo, em um ambiente de paginação, programas menores ocupam um número menor de páginas, o que reduz a taxa de falta de páginas. O problema com essa linha de raciocínio é que não se pode ter certeza de que um

programa compilado para uma arquitetura CISC será menor que um programa compilado para uma arquitetura RISC correspondente.


STALLLINGS, William. Arquitetura e organização de computadores, São Paulo: Prentice Hall, 2003. p. 494.

Considerando as informações apresentadas, acerca das arquiteturas RISC e CISC, é correto afirmar que

a) um conjunto de instruções reduzidas e apenas uma instrução por ciclo consiste em característica comum das arquiteturas CISC.
b) projetos de arquitetura CISC podem conter e se beneficiar de características RISC, e vice-versa.
c) projetos de arquitetura RISC não utilizam tamanho único de instrução.
d) as arquiteturas RISC e CISC têm projetos completamente diferentes, sendo impossível mesclar suas características.
e) o tamanho único de instrução, nas arquiteturas em geral, dificulta a busca e a decodificação de instruções, mas acelera a interação de busca de instruções com a unidade de gerenciamento de memória principal.

---

17. **(2010 - PaqTcPB - IPSEM - Administrador)** - Analise a figura que representa o esquema baseado na arquitetura proposta por Von Neumann e assinale a opção que corresponde respectivamente à ordem crescente das partes numeradas indicadas na figura.



a) Periféricos de Entrada, ULA, UC, CPU, Memória e Periféricos de Saída.
b) Periféricos de Saída, Memória, CPU, ULA, UC e Periféricos de Entrada.
c) Periféricos de Saída, ULA, UC, CPU, Memória e Periféricos de Entrada.
d) Memória, CPU, ULA, UC, Periféricos de Entrada e Periféricos de Saída.
e) Periféricos de Entrada, CPU, UC, ULA, Memória e Periféricos de Saída.

---

18. **(2009 - VUNESP - CETESB - Engenheiro Eletricista)** - Quais são os componentes de um computador que usa arquitetura de von Neumann?

a) Memória, unidade aritmética e lógica, unidade central de processamento, unidade de controle e unidades de entrada e de saída**.**
b) Unidade aritmética e lógica, unidade central de processamento, unidade de controle e unidades de entrada e de saída.
c) Memória, unidade central de processamento, unidade de controle e unidades de entrada e de saída.
d) Memória, unidade aritmética e lógica, unidade de controle e unidades de entrada e de saída.
e) Memória, unidade aritmética e lógica, unidade central de processamento e unidades de entrada e de saída.

---

19. **(2013 - FUNDEP - IPSEMG - Analista - Tecnologia da Informação)** - Considerando-se o conceito de uma arquitetura de computadores tradicional (von Neumann), é INCORRETO afirmar que

a) dados e instruções são armazenados em uma memória de leitura e escrita.
b) o conteúdo da memória é endereçado por uma posição, independente do tipo de dado armazenado nesse local.
c) o fluxo de execução das instruções é sequencial, exceto se houver um desvio explícito.
d) o hardware é projetado para uma classe específica de aplicações (programas).

---

20. **(2013 - VUNESP - UNESP - Assistente de Informática)** - Em relação à conhecida Arquitetura Harvard de computadores, é correto afirmar que

a) é constituída por uma Unidade de Controle, uma Unidade Lógica e Aritmética e uma Memória
b) ela se diferencia de outras arquiteturas por possuir dois conjuntos separados de memória: um para dados e outro para instruções.
c) ela possui um repertório com mais instruções do que o repertório da Arquitetura de von Neumann
d) o seu desempenho, quando comparado com a Arquitetura de von Neumann, é inferior.
e) uma de suas desvantagens é a impossibilidade de leitura de instruções e operandos simultaneamente

---

21. **(2013 - VUNESP - CTA - Tecnologista Pleno – Computação)** - A Arquitetura Harvard de computadores tem como uma de suas características marcantes o fato de

a) acessar a memória de dados separadamente da memória de programa.
b) utilizar três tipos diferentes de memórias, com acessos independentes.
c) dissipar menos calor quando comparada com a Arquitetura de von Neumann.
d) dissipar menos calor quando comparada com a Arquitetura de von Neumann.
e) não precisar se utilizar do recurso de interrupções para realizar operações de entrada/saída de dados.

22. (2013 - VUNESP - UNESP - Assistente de Informática) - Um computador baseado em uma Unidade Central de Processamento do tipo RISC.

a) não faz uso de pipeline.
b) executa cada instrução em um ciclo de relógio
c) possui instruções de tamanho variável.
d) possui muitos modos de endereçamento
e) possui um grande conjunto de instruções.

23. (2013 - FUNDEP - CODEMIG - Analista - Análise de Sistemas) - A estrutura que é utilizada para criar computadores mais velozes por executarem um conjunto reduzido de instruções é:

a) CISC.
b) RAID.
c) RISC.
d) OLAP.

24. (2010 - ESAF - SUSEP - Analista Técnico) - Em uma Arquitetura RISC

a) há poucos registradores.

b) há pouco uso da técnica pipelining.

c) as instruções possuem diversos formatos.

d) as instruções são realizadas por microcódigo.

e) as instruções utilizam poucos ciclos de máquina.

25. (2013 - FUNDEP - IPSEMG - Analista - Tecnologia da Informação) - A arquitetura RISC de um computador possui as seguintes características, EXCETO:

a) Formatos simples de instruções.
b) Modos simples de endereçamento.
c) Operações memória-para-memória.
d) Uma instrução por ciclo.

26. (2015 - CESGRANRIO - Petrobras - Profissional Júnior) - Processadores RISC e CISC são ainda hoje fonte de discussão na hora de se escolher a configuração adequada de um projeto. Espera-se, normalmente, que processadores RISC

a) façam em uma instrução o que os processadores CISC fazem em muitas.

b) possuam instruções simples, executadas em um único ciclo

c) realizem instruções mais longas, porém mais ricas em semântica.

d) reduzam o número de instruções de máquina para executar um programa compilado.

e) sejam construídos em torno de um núcleo CISC.

---

27. (2014 - VUNESP - DESENVOLVESP - Analista de Sistemas) - Em um computador, os caminhos por onde, de forma geral, trafegam informações entre os seus diversos componentes são conhecidos como

a) Pipeline.

b) Barramento.

c) Via de Controle.

d) Registradores da CPU.

e) Máquina de von Neumann.

---

28. (2010 - MS CONCURSOS - CODENI-RJ - Analista de Sistemas) - É um elemento crucial do sistema de computação, constituídos de linhas de transmissão por onde os sinais elétricos fluem entre o processador e demais componentes do sistema. Eles podem conduzir dados, endereços ou sinais de controle. Essa descrição se refere a:

a) BIOS.

b) BCD.

c) Barramento.

d) Bloco.

---

29. **(2017 – CONSULPLAN - TRE-RJ - Técnico Judiciário - Operação de Computadores)** - RISC e CISC são duas tecnologias de projeto de processadores, que possuem características próprias. CISC (Complex Instruction Set Computers) ou computadores com um conjunto complexo de instruções foi caracterizada no início da década de 80. RISC (Reduced Instruction Set Computers) ou computadores com um conjunto de instruções reduzidas surgiu, inicialmente, na década de 70 em um projeto da IBM. Assinale a alternativa INCORRETA acerca das características das arquiteturas CISC.

a) Uso de microcódigo.
b) Execução rápida de cada instrução (uma por ciclo de relógio).
c) Construção de conjuntos com instruções completas e eficientes.
d) Criação de instruções de máquina de “alto nível”, ou seja, com complexidade semelhante à dos comandos de alto nível.

---

30. **(2017 – CESPE - TRE-TO - Técnico Judiciário - Programação de Sistemas)** - Na organização dos computadores digitais, a busca por instruções na memória principal e a determinação de seu tipo é uma responsabilidade

a) dos registradores.
b) dos dispositivos de entrada e saída.
c) do barramento.
d) da unidade de controle.
e) da unidade de aritmética e lógica.

---

31. **(2017 - CESPE - TRE-TO - Técnico Judiciário - Programação de Sistemas)** - Na organização de uma unidade central de processamento, a divisão da execução das instruções em vários estágios, a fim de que novas entradas de instruções ocorram sem que instruções anteriores tenham sido finalizadas, é denominada

a) processamento vetorial.
b) ciclo do caminho de dados.
c) operação superescalar.
d) pipeline de instruções.
e) multiprocessamento.

---

32. **(2017 – FCC - TRF - 5ª REGIÃO - Técnico Judiciário – Informática)** - Na arquitetura x86, o registrador de uso geral normalmente usado para armazenar informações de endereçamento é o registrador

a) de base.
b) acumulador.
c) pipeline.
d) pointer.
e) de registro.

---

33. **(2017 – FCC - TRF - 5ª REGIÃO - Técnico Judiciário – Informática)** - Considere os estágios abaixo.

IF: Instruction fetch.
ID: Instruction decode, register fetch.
EX: Execution.
MEM: Memory access.
WB: Register write back.

Tratam-se dos cinco estágios clássicos de

a) pipeline de instruções em alguns processadores CISC.
b) controle hardwired microprogramado em processadores CISC.
c) do processo de deadlock em processadores RISC.
d) pipeline de instruções em alguns processadores RISC.
e) operações nos registradores dos processados CISC.

---

34. **(2017 - INAZ/PA – CFF - Analista de Sistema)** - O hardware de um computador pode ser dividido basicamente em quatro categorias: processador, placa - mãe, memória e dispositivos de entrada e saída. Tratando-se de CPU, assinale a alternativa correta em relação a registradores.

a) Todos os registradores têm a mesma função fora de um processador.
b) Todos os registradores têm a mesma função dentro de um processador.
c) São dispositivos de alta velocidade localizados fisicamente na UCP.
d) São dispositivos de baixa velocidade localizados fisicamente na UCP.
e) O número de registradores não varia em função da arquitetura de cada processador.

---

35. (2017 - FCC - TRT/20 - Técnico Judiciário – Tecnologia da Informação) - Um computador com processador de

a) 32 bits ou de 64 bits consegue acessar 8GB de RAM, mas o de 64 bits consegue acessá-la de maneira mais rápida e eficiente, o que deixa o computador mais rápido também.
b) 32 bits consegue endereçar um total de 232 ou 8.294.967.295 endereços diferentes. Esses endereços apontam para a memória RAM, onde as informações de que o processador precisa ficam armazenadas.
c) 32 bits precisa ter, no mínimo, 4GB de RAM e velocidade de clock mínima de 3.2GHz. Estes dados garantem que o sistema operacional possa ser carregado na BIOS sem problemas.
d) 64 bits precisa ter, no mínimo, 8GB de RAM e velocidade de clock mínima de 6.4GHz. Estes dados garantem que o sistema operacional possa ser carregado na ROM sem problemas.
e) 64 bits consegue endereçar 264 endereços diferentes, podendo acessar muito mais RAM. Mas computadores pessoais atuais raramente suportam mais que 64GB de RAM.

---

36. (2015 – FCC – TRT/MT - Analista Judiciário) - Em computadores baseados na arquitetura de Von Neumann, assim que a instrução que vai ser executada é buscada da memória principal para a CPU, o sistema efetiva automaticamente a modificação do conteúdo desse registrador de modo que ele passe a armazenar o endereço da próxima instrução na sequência, sendo crucial para o processo de controle e de sequenciamento da execução dos programas. O texto se refere ao registrador conhecido como

a) Registrador de Dados de Memória − RDM.
b) Registrador de Decodificação de Instruções − RDI.
c) Contador de Instruções − CI.
d) Registrador de Endereçamento de Instruções − REI.
e) Registrador de Instruções − RI.

---

37. (2009 - FCC - TJ-PA - Analista Judiciário - Tecnologia da Informação) - A tecnologia de hardware denominada pipeline executa, na sequência, o encadeamento dos processos em

a) 5 estágios: busca de instruções, decodificação, execução, acesso à memória e gravação em registradores.
b) 5 estágios: acesso à memória, busca de instruções, decodificação, gravação em registradores e execução.
c) 4 estágios: acesso à memória, busca de instruções, decodificação e execução.
d) 3 estágios: acesso à memória, busca de instruções e execução.

e) 3 estágios: busca de instruções, execução e acesso à memória.

---

38. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – Os computadores digitais convencionais possuem um elemento principal denominado Unidade Central de Processamento ou simplesmente CPU. Acerca desse assunto, os principais componentes internos de uma CPU são os seguintes:

a) unidade de controle, unidade lógica e aritmética (ULA), registradores.
b) processador, memória RAM, disco rígido.
c) teclado, mouse, monitor.
d) barramento, memória RAM, disco rígido.
e) unidade de entrada, unidade de memória, unidade de saída

---

39. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – Os microprocessadores atuais implementam uma arquitetura que tira proveito do paralelismo na execução de instruções. O compilador traduz os programas para instruções de máquina, de forma que elas não tenham dependências entre si, permitindo que sejam executadas ao mesmo tempo, sem perda de lógica de processamento, e definindo como elas devem ser efetuadas simultaneamente. A esse respeito, é correto afirmar que a referida arquitetura denomina-se

a) multithreading simultâneo (SMT).
b) arquitetura multicore.
c) very long instruction word (VLIW).
d) arquitetura pipeline.
e) arquitetura superescalar

---

40. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – A exemplo dos processadores Intel i7, os microprocessadores atuais possuem barramento de endereço com memória de 36 bits e de até 40 bits. A esse respeito, assinale a alternativa que corresponde à quantidade máxima de memória que esse tipo de processador pode endereçar.

a) 4 gigabytes
b) 1 terabyte
c) 64 gigabytes
d) 256 gigabytes

e) 128 gigabytes

---

41. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – No que se refere aos processadores, assinale a alternativa correta.

a) O processador consiste em uma unidade de controle, nos registradores, na unidade lógica e aritmética que executa suas instruções e na interconexão entre esses componentes essenciais.
b) Quando se realiza a aritmética de números inteiros utilizando a notação em complemento de dois, para ocorrer a negação de um número inteiro, basta inverter o valor do bit de sinal.
c) Instruções booleanas operam sobre os bits de uma palavra como bits, e não como números.
d) Underflow é a condição que acontece quando o resultado de uma operação de adição de número inteiro tem um número de bits menor que o tamanho da palavra usada.
e) Instruções aritméticas oferecem a capacidade de processar qualquer tipo de dado que o usuário possa desejar.

---

42. (2013 - FUNCAB - DETRAN-PB - Analista de Sistemas) - Na arquitetura dos processadores, a capacidade de executar múltiplas instruções, cada uma em uma fase do ciclo de máquina, é possível com a utilização de um processo conhecido como:

a) paridade.
b) overhead.
c) pipeline
d) swap.
e) tunning.

---

43. (2009 - VUNESP - CETESB - Analista de TI - Analista de Suporte) - Diversos processadores modernos passaram a incorporar em suas arquiteturas o conceito de pipeline, que consiste em

a) adicionar um co-processador numérico ao núcleo do processador, o que permite que instruções, as quais realizam cálculos mais elaborados, sejam mais rápidas.
b) ampliar o conjunto de instruções da arquitetura, visando possibilitar a concepção de programas mais eficientes e que ocupem pouco espaço em memória.
c) diminuir o tempo de execução de cada instrução por meio da adição de memórias cache dedicadas às instruções e aos dados.
d) dividir a execução da instrução em várias partes, sendo cada uma delas manipuladas por unidades dedicadas do hardware que trabalham em paralelo.
e) suprimir a etapa de cálculo de endereço do dado a ser buscado na memória em decorrência da simplificação dos modos de endereçamento do processador.

44. (2012 - EXATUS - DETRAN-RJ - Analista de Tecnologia da Informação) - Considere um pipeline simples com os 3 estágios essenciais, não é uma das etapas integrantes:

a) Busca.
b) Geração de Clock.
c) Decodificação.
d) Execução.

45. (2010 - FUNCAB - SEJUS-RO - Analista de Sistemas) - Em relação à arquitetura e organização de sistemas de computadores, o termo que é usado para descrever processadores que executam múltiplas instruções (frequentemente quatro ou seis), em um único ciclo de relógio, é conhecido como:

a) arquitetura superescalar.
b) encadeamento em série.
c) latência.
d) roubo de ciclo.
e) somador de transporte encadeado.

46. (2012 - AOCP - BRDE - Analista de Sistemas - Administrador de Banco de Dados) - Sobre Pipeline, analise as assertivas e assinale a alternativa que aponta as corretas.

I. A técnica de pipelining pode ser empregada em sistemas com um ou mais processadores, em diversos níveis, e tem sido a técnica de paralelismo mais utilizada para maior desempenho dos sistemas de computadores.
II. O conceito de processamento pipeline se assemelha muito a uma linha de montagem, onde uma tarefa é dividida em um sequência de sub tarefas, executadas em diferentes estágios, dentro da linha de produção.
III. O conceito de processamento pipeline só pode ser implementado dentro da arquitetura de processadores RISC.
IV. Nos sistemas operacionais antigos, o pipeline era bastante complicado, já que os programadores deveriam possuir conhecimento de hardware e programar em painéis através de fios.

a) Apenas I e II.
b) Apenas I, II e III.
c) Apenas I, III e IV.
d) Apenas II, III e IV.
e) I, II, III e IV.

47. **(2010 - CESGRANRIO - BNDES - Analista de Sistemas – Suporte)** - A arquitetura de processadores UMA (Uniform Memory Access), que utiliza um único barramento para comunicação entre os processadores e a memória RAM, tem como principal limitador o(a)

a) endereçamento de, no máximo, 2GB de RAM.

b) aumento de tráfego no barramento, aumentando muito a dissipação de calor.

c) sobrecarga no barramento que limita o número de CPUs, em função de o barramento de comunicação ser compartilhado.

d) impossibilidade de utilizar cache nessa arquitetura.

e) existência de um limite no tamanho dos blocos de cache de 16 bytes

---

48. **(2014 - VUNESP - DESENVOLVESP - Analista de Sistemas)** - Em um computador, os caminhos por onde, de forma geral, trafegam informações entre os seus diversos componentes são conhecidos como

a) Pipeline.

b) Barramento.

c) Via de Controle.

d) Registradores da CPU.

e) Máquina de von Neumann.

---

49. **(2010 - MS CONCURSOS - CODENI-RJ - Analista de Sistemas**) - É um elemento crucial do sistema de computação, constituídos de linhas de transmissão por onde os sinais elétricos fluem entre o processador e demais componentes do sistema. Eles podem conduzir dados, endereços ou sinais de controle. Essa descrição se refere a:

a) BIOS.
b) BCD.
c) Barramento.
d) Bloco.

---

50. (2014 – CETRO - IF-PR - Técnico em Laboratório) - Sobre as características da arquitetura dos processadores, é incorreto afirmar que

a) a quantidade de bits dos processadores representa a quantidade de dados que os circuitos desses dispositivos conseguem trabalhar por vez.
b) um processador com 16 bits, por exemplo, pode manipular um número de valor até 65.535. Se este processador tiver que realizar uma operação com um número de valor 100.000, terá que fazer a operação em duas partes.
c) o "controlador de cache" transfere blocos de dados muito utilizados da memória RAM para a memória cache. Este procedimento poupa tempo para o processador e torna o processamento dos dados mais ágil.
d) nenhum processador possui mais do que um cache em sua estrutura.
e) em processadores com vários núcleos, um núcleo pode trabalhar com uma velocidade menor que a do outro, reduzindo a emissão de calor.

---

51. (2015 - Cespe - TRE/PE - Cargo 1 - Adaptada) - Com relação aos componentes de hardware de um computador, a unidade lógica e aritmética (ULA) de um processador executa as operações aritméticas e lógicas do computador, utilizando letras e números.

---

52. (2015 - Cespe - TRE/PE - Cargo 1 - Adaptada) - Com relação aos componentes de hardware de um computador, os registradores são utilizados para gerar os sinais que controlam as operações no exterior da CPU.

---

53. (2015 - Cespe - TRE/PE - Cargo 1 - Adaptada) - Quanto maior a quantidade de IPS (instruções por segundo) executadas por um processador, mais lento este será.

---

54. (2014 - CESPE – TCDF – ANAP) – O processador Intel i7, quarta geração, suporta criptografia totalmente por hardware, por meio de seis instruções das quais quatro suportam a cifragem e decifragem do Intel AES-IN.

---

55. (2015 - Cespe - TRE/PE - Cargo 1 - Adaptada) - O setup dentro da BIOS é o último software a ser executado quando o computador é ligado.

---

56. (2016 - Cespe - TRE/PI - Cargo 6) - O local utilizado pelo processador para armazenar as informações de todos os programas que estiverem sendo executados em um computador denomina-se

a) memória ROM.
b) memória SSD.
c) memória HD.
d) vídeo RAM.
e) memória RAM.

---

57. (2011 - CESPE - EBC - Analista - Administração de Sistemas) - Para que os sistemas operacionais tenham acesso direto à memória, é necessário haver, no computador, recurso de hardware controlador DMA (direct memory access).

---

58. (2015 - CESPE – TRE/RS – Técnico Judiciário) - No que se refere à arquitetura de computadores, é correto afirmar que a

a) memória ECC (código de correção de erros) permite duplicar a quantidade útil de bytes transferidos entre processador e memória por meio da detecção de erros antes de transmitir os dados e, assim, melhorar a eficiência de throughput.
b) tecnologia vPro da Intel é voltada à virtualização baseada em hardware e aprimora a flexibilidade e a robustez fundamentais de soluções de virtualização tradicionais baseadas em software, acelerando as funções-chave da plataforma virtualizada.
c) tecnologia HSA (arquitetura de sistema heterogêneo) combina processamento da CPU e da GPU em um único chip, permitindo melhorar o processamento.
d) tecnologia hUMA (acesso heterogêneo à memória uniforme) permite que a CPU realize, automaticamente, a partir da demanda, aumento do ciclo de clock (overclock), aumentando a frequência interna dos núcleos e a externa para o sistema operacional.
e) tecnologia QPI (quick path interconnect) refere-se a um conjunto de instruções internas que um processo pode executar por meio dos seus barramentos internos, ou seja, é o conjunto básico de comandos e instruções que um microprocessador reconhece e pode executar.

---

59. (2014 - CESPE - Eng Elet - PF – 2014) - A memória RAM possibilita a leitura rápida de dados pelo computador, porém os dados nela armazenados são apagados assim que a máquina é desligada. A memória ROM, contudo, é não volátil e retém todos os programas necessários para o boot do computador durante o carregamento do sistema operacional.

---

60. (2013 - CESPE - TRT17 - Apoio Especializado/Tecnologia da Informação) - Considerando a figura, que ilustra um esquema básico de um computador, julgue o item a seguir.



A memória é o dispositivo responsável pelas entradas e saídas de dados do computador.

---

61. (2012 - CESPE - TRE RJ - Apoio Especializado/Operação de Computador) - Há dois tipos de memória RAM, de acesso aleatório: o estático, mais rápido e caro; e o dinâmico, mais barato, porém não tão rápido. Dessa forma, a RAM estática é usada como memória cache enquanto a dinâmica é usada como memória principal.

---

62. (2017 - FCC - TRT/20 - Técnico Judiciário – Tecnologia da Informação) - Ao comparar os dispositivos de armazenamento HD e SSD, um Técnico com especialidade em TI, afirmou corretamente que

a) não é recomendável manter em uma mesma máquina um HD e uma unidade SSD, pois as placas-mãe que identificam o SSD não conseguem utilizar cache do HD.
b) enquanto um HD de 6200 RPM consegue ler dados a 200 Gbps, unidades SSD podem chegar a velocidades de 550 Tbps ou mais.
c) investir em uma unidade SSD é desnecessário, pois apenas alguns arquivos do sistema operacional são usados com frequência e as placas-mãe não carregam programas mais rápido do que em um HD.
d) substituir um HD de 1 PB por um SSD com a mesma capacidade é uma excelente alternativa, pois os preços são semelhantes, gerando grande economia e aumento de desempenho.
e) quedas acidentais ou vibrações podem não causar muitos danos aos SSDs, que não possuem partes mecânicas, ao contrário dos HDs cujos discos magnéticos podem ser inutilizados nestes acidentes.

---

63. (2016 - FCC - Prefeitura de Teresina - PI - Auditor Fiscal da Receita Municipal) - Os notebooks ultrafinos (ultrabooks) utilizam drives do tipo SSD (Solid-State Drive) ao invés de HDs por serem normalmente mais silenciosos, menores, mais resistentes e de acesso mais rápido. Assim como os pen drives, os dispositivos SSD utilizam

a) chips BIOS para armazenar as informações. Esses chips são baratos e compactos, porém o acesso a eles é mais lento do que o acesso às memórias.
b) memória flash para armazenar dados. Esse tipo de memória não perde seu conteúdo quando a alimentação elétrica é cortada.
c) memória flash para armazenar dados. Esse tipo de memória perde seu conteúdo quando a alimentação elétrica é cortada.
d) registradores para armazenar informações. Os registradores são tipos de memória de acesso muito rápido, porém muito caros.
e) memória cache para armazenar dados. Esse tipo de memória é acessada duas vezes mais rápido do que as memórias RAM convencionais.

---

64. (2016 - FCC - TRT - 14ª Região (RO e AC) - Técnico Judiciário - Tecnologia da Informação) - Em computadores baseados na arquitetura de Von Neumann, os tipos de memória volátil de alta velocidade e alto custo localizadas no processador são

a) flash e cache.
b) cache e RAM.
c) RAM e ROM.
d) registrador e cache.
e) EEPROM e registrador.

---

65. (2016 - FCC - TRT - 14ª Região (RO e AC) - Analista Judiciário - Tecnologia da Informação) - Em um computador cujo barramento de endereço possui 30 linhas, a capacidade de armazenamento da memória RAM será de, no máximo,

a) 2 GB.
b) 1 GB.
c) 4 GB.
d) 8 GB.
e) 16 GB.

---

66. (2016 – FCC - TRT - 23ª REGIÃO (MT) - Técnico Judiciário - Tecnologia da Informação) - Em computadores baseados na arquitetura de Von Neumann, as memórias ROM são aplicadas para armazenar alguns programas principais, dentre eles, o

a) IRQ, responsável pela verificação e configuração dos dispositivos de entrada e saída.
b) CMOS, responsável pela alocação de memória para o carregamento do sistema operacional.

c) BIOS, que faz os testes de inicialização e permite ajustes nas configurações de hardware.
d) POST, responsável por ensinar o processador a operar com os dispositivos básicos de entrada e saída.
e) SETUP, que permite alterar os parâmetros armazenados na memória de configuração (CMOS).

---

67. (2010 - FCC - TRF - 4ª REGIÃO - Analista Judiciário - Tecnologia da Informação) - Sobre o acesso direto à memória (Direct Memory Access - DMA) é correto afirmar:

a) Um canal de acesso à memória (DMA) usa um controlador de entrada/saída para gerenciar transferências de dados entre dispositivos de entrada/saída e a memória principal.
b) Não é compatível com diversas arquiteturas de barramento.
c) Em arquiteturas legadas, como barramentos ISA, EISA ou MCA, um controlador de DMA não consegue gerenciar transferências entre a memória principal e dispositivos de entrada/saída
d) O DMA não melhora de forma significativa o desempenho em sistemas que executam grandes números de operações de entrada/saída (por exemplo, servidores de grande porte).
e) Barramentos PCI empregam transferência por DMA de terceiros, o que requer um controlador para gerenciar o acesso ao barramento.

---

68. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – Em função da forma de endereçamento de memória utilizada pelos sistemas operacionais de 32 bits, a quantidade de memória utilizável por esses sistemas é limitada em 4 gigabytes (GB). A respeito da limitação de endereçamento de memória do sistema operacional Windows, assinale a alternativa correta.

a) A memória virtual dos sistemas operacionais Windows de 32 bits permite o endereçamento de mais de 4 GB de memória RAM.
b) Se instalados em computadores com tecnologia PAE, alguns sistemas Windows de 32 bits podem endereçar mais de 4 GB de memória RAM.
c) O endereçamento de mais de 4 GB de memória foi possibilitado após o lançamento do sistema operacional Windows de 64 bits.
d) Em função do tamanho da palavra de 32 bits, os sistemas operacionais Windows possuem a capacidade de endereçamento de mais de 4 GB de memória RAM.
e) Os sistemas operacionais Windows de 32 bits têm a capacidade de endereçamento de memória RAM de até 256 GB.

---

69. (2016 - IADES - PCDF - Perito Ciência da Computação/Informática) – A respeito da memória cache e da memória principal de um computador, assinale a alternativa correta.

a) Não existe diferença hierárquica entre a memória cache e a memória principal de um computador, pois ambas são implementadas a partir de memórias de acesso aleatório dos tipos estática e dinâmica.
b) A memória principal, ou memória externa, geralmente utiliza módulos de memória dinâmica de acesso aleatório (DRAM).
c) Em razão da respectiva característica aleatória, o acesso futuro à memória principal pelo processador provavelmente ocorrerá em posições de memória raramente utilizadas.
d) Uma palavra, como unidade de organização natural da memória, representa o tamanho de uma instrução em bits, com nenhuma exceção ainda conhecida.
e) A unidade de transferência de dados da memória principal é o número de bits que podem ser lidos ou escritos de cada vez. Assim, os dados podem ser transferidos em tamanhos diferentes de uma palavra.

---

70. (2014 – IADES – CONAB - Tecnologia da Informação) - Considerando as possibilidades de armazenamento em memórias secundárias, pode-se optar por salvar os arquivos de cópias de segurança (backups) em dispositivos ópticos. Acerca desse tema, assinale a alternativa que apresenta o melhor meio de armazenamento para esse fim, de acordo, também, com a capacidade de armazenamento.

a) HD externo.
b) Fita DAT.
c) CD.
d) Pen drive.
e) DVD.

---

71. (2014 – IADES – CONAB - Tecnologia da Informação) - Assinale a alternativa que indica o tipo de memória de acesso aleatório de um computador pessoal que é responsável pelo armazenamento da BIOS e do SETUP e que é utilizado durante o processo de inicialização da máquina.

a) RAM.
b) SRAM.
c) Cache.
d) DDR.
e) ROM.

---

72. **(2014 – IADES – UFBA - Técnico em Informática)** - Para garantir a disponibilidade de serviços e integridade de dados armazenados, pode-se utilizar um processo em que um disco rígido pode ser substituído por outro com o sistema em funcionamento. Assinale a alternativa que indica a denominação dessa tecnologia.

a) Backup.
b) Firewire.
c) Plug-and-play.
d) Hot swap.
e) Restore.

---

73. **(2014 - IADES - FUNPRESP-EXE - Nível Superior)** - Em relação aos conceitos de informática básica, assinale a alternativa correta.

a) Uma memória de 1 megabyte possui 1.000.000 bytes.
b) O barramento de endereço é responsável pelo transporte de dados.
c) Um monitor com tela touch é considerado dispositivo de saída de dados.
d) A memória cache é a principal memória de um computador.
e) Para conectar o computador a uma rede de dados, deve-se utilizar uma placa de rede, podendo ser sem fio ou por cabo.

---

74. **(2012 - FUNIVERSA - PC-DF - Perito Criminal – Informática)** - Com foco na organização interna de uma Unidade Central de Processamento (UCP), baseada no modelo de Von Neumann, assinale a alternativa correta.

a) O registrador mais importante da UCP é o IR (Instruction Register), o qual indica a próxima instrução a ser buscada para execução.
b) A Unidade Lógica e Aritmética (ULA) efetua operações complexas relativas a valores armazenados na memória ROM.
c) A sequência de etapas para execução de cada instrução é chamada de ciclo decodificar-buscar-executar.
d) As unidades de dados movimentadas entre a memória e os registradores são chamadas de palavras.
e) O barramento é sempre externo à UCP, conectando-a à memória.

---

75. **(2010 - CESGRANRIO - BNDES - Analista de Sistemas – Suporte)** - A arquitetura de processadores UMA (Uniform Memory Access), que utiliza um único barramento para comunicação entre os processadores e a memória RAM, tem como principal limitador o(a)

a) endereçamento de, no máximo, 2GB de RAM.

b) aumento de tráfego no barramento, aumentando muito a dissipação de calor.

c) sobrecarga no barramento que limita o número de CPUs, em função de o barramento de comunicação ser compartilhado.

d) impossibilidade de utilizar cache nessa arquitetura.

e) existência de um limite no tamanho dos blocos de cache de 16 bytes

---

76. (2012 - VUNESP - AnaSistJ - TJ SP) - Trata-se de um buffer especial, destinado a armazenamento, menor e mais rápido do que o armazenamento principal; é utilizado para manter cópia de instruções e dados, que são obtidos do armazenamento principal, e que provavelmente serão utilizados, em seguida, pelo processador. Essa definição refere-se ao conceito de

a) Acesso Direto à Memória.

b) Memória Associativa.

c) Memória Cache.

d) Memória Virtual.

e) Paridade de Memória.

---

77. (2011 - CESGRANRIO – FINEP - Informática/Suporte Técnico) - Qual componente de um PC (Personal Computer) constitui um armazenamento volátil de alta velocidade?

a) Hard Disk
b) CD-ROM
c) Motherboard
d) Tape Unit
e) RAM Memory

---

78. (2016 - Cespe - TRE/PI - Cargo 6) - Na representação de números reais submetidos a determinada notação matemática, há situações em que a capacidade de expressão do formato não é suficiente para representar o número de bites de uma máquina com a precisão desejada por ser maior ou menor que seus limites. A situação em que o resultado da operação aritmética é um valor menor que o valor limite inferior capaz de ser representável em uma específica quantidade de bites é denominada

a) complemento à base menos um.
b) sinal e magnitude.
c) underflow.
d) overflow.
e) critério de parada

---

79. (2011 - CESPE - Correios - Agente de Correios – Carteiro) - Na computação básica, os computadores realizam operações de acordo com um sistema de numeração embasado nos números 0 e 1. Esse sistema é denominado

a) binário.
b) octal.
c) quântico.
d) decimal.
e) hexadecimal.

---

80. (2008 - CESPE – STF - Apoio Especializado/Suporte em Tecnologia da Informação) - Com relação a arquitetura de computadores, julgue o item subsequente:

O valor decimal do número binário 1111 1111 1111 1111 1111 1111 1111 1111 em complemento de dois é -1 em decimal.

---

81. (2015 - CESPE – TRE/RS – Técnico Judiciário) - Com relação a sistemas de numeração, é correto afirmar que o equivalente, em decimal, do binário 1001,101 é

a) 11,5.
b) 9,3.
c) 11,3.
d) 9,5.
e) 9,625.

---

82. (2015 - CESPE – TRE/RS – Técnico Judiciário) - Considerando que na expressão (1C9D7E + 9B5F82) – ABCDEF todos os valores estejam em hexadecimal, é correto afirmar que o resultado dessa expressão, também em hexadecimal, é

a) C2F11.
b) 3027421.
c) 163CAEF.
d) 7BEF.
e) 30EF.

---

83. (2007 - FCC - TRF2 - Apoio Especializado/Engenharia Eletrônica) - O número binário (10100111) equivale, respectivamente, nas bases hexadecimal e decimal, a

a) A7 e 167
b) A9 e 17
c) B3 e 267
d) A7 e 67
e) 3D e 147

---

84. (2013 - FUNCAB - DETRAN-PB - Analista de Sistemas) - Das opções seguintes, assinale aquela que contém apenas sistemas de numeração.

a) decimal, binário, hexadecimal e octal.
b) binário, octal, unicode e hexadecimal.
c) hexadecimal, decimal, octal e unicode.
d) octal, binário, unicode e decimal.
e) unicode, hexadecimal, decimal e binário.

---

85. (2015 - FGV - TJ-BA - Técnico Judiciário - Tecnologia da Informação) - O número binário 11111010 é representado na notação hexadecimal como:

a) F8
b) AF
c) FF
d) FA
e) FB

---

86. (2009 - UNIRIO - UNIRIO - Técnico de Tecnologia da Informação) - O número hexadecimal FA5 corresponde a

a) 6442.
b) 4005.
c) 4663.
d) 5155.
e) 3900.

---

87. (2006 - ESAF – ATRFB - Tecnologia da Informação) - Analise as seguintes operações relacionadas à Aritmética Computacional, considerando que os valores utilizados estão na representação hexadecimal.

I. ((2222 AND AAAA) XOR FFFF) = DDDD.

II. ((2222 OR BBBB) XOR FFFF) = DDDD.

III. ((2222 NOT CCCC) XOR FFFF) = 3333.

IV. ((2222 XOR DDDD) XOR FFFF) = 3333.

Indique a opção que contenha todas as afirmações verdadeiras.
a) I e II
b) II e III
c) III e IV
d) II e IV
e) I e III

---

88. (2010 - ESAF - Ana CVM – Sistemas) - Assinale a opção correta.

a) As formas prefixa e posfixa são denominadas notação polinésica reversa e notação polinésica.
b) Numa expressão infixa, as operações são efetuadas na ordem em que aparecem.
c) Numa expressão fixa, as operações são efetuadas na ordem em que melhor se realizam.
d) Numa expressão posfixa, as operações são efetuadas na ordem em que aparecem.
e) As formas prefixa e posfixa são denominadas notação determinada a priori e notação determinada a posteriori.

89. (2016 - FGV - IBGE - Analista Suporte Operacional) - Analise as seguintes equações binárias:

111 × 11
111 - 11
110 ÷ 11

O resultado das equações apresentadas é, respectivamente:
(A) 10101, 10 e 10;
(B) 11101, 101 e 11;
(C) 10111, 110 e 1;
(D) 10101, 100 e 10;
(E) 10100, 11 e 101.

90. (2016 - Cespe - TRE/PI - Cargo 6) - O processo que analisa o código-fonte de um programa de computador e produz uma sequência de símbolos chamada tokens é definido como

a) análise sintática.
b) análise semântica.
c) análise léxica.
d) geração e otimização de código.
e) linker.

91. (2013 - CESPE - SEGESP-AL - Perito Criminal) - O interpretador é considerado um tradutor que não gera código-objeto, mas que, diferentemente do compilador, traduz o programa linha a linha, ou seja, o programa é executado à medida que é traduzido.

92. (2011 - CESPE - FUB - Analista de Tecnologia da Informação) - Na programação empregando uma linguagem de alto nível, a utilização de um compilador implica o uso de um ligador e de um carregador para a correta execução do programa; por outro lado, a utilização de um interpretador, que simula a existência de um processador cujas instruções são aquelas da linguagem de alto nível empregada, torna desnecessárias as etapas de ligação e carga.

93. (2010 - CESPE - TRE-MT - Analista Judiciário - Tecnologia da Informação) - Durante a compilação de um código-fonte, a fase do compilador que é responsável por produzir uma sequência de tokens é a

a) análise léxica.
b) análise semântica.
c) análise sintática.
d) geração de código executável.
e) verificação de tipos.

---

94. (2015 - CESPE – TRE/RS – Técnico Judiciário) - No que se refere a organização e arquitetura de computadores, a classe de interrupção gerada por alguma condição que ocorra como resultado da execução de uma instrução, por exemplo, overflow em uma operação aritmética, divisão por zero, tentativa de executar uma instrução de máquina ilegal e referência a um endereço de memória fora do espaço de endereçamento do programa é a interrupção de

a) processador.
b) falha de hardware.
c) E/S (entrada e saída).
d) clock.
e) software

---

95. (2010 - FCC - TRE-AM - Analista Judiciário - Tecnologia da Informação) - Em sua concepção arquitetônica, a maioria dos computadores atuais são organizados em níveis. Nesse aspecto, o nível que é responsável por fornecer serviços básicos para o nível de linguagem de máquina, tais como interface gráfica com o usuário e escalonamento de processos, é o nível

a) do montador.
b) de lógica digital.
c) de microprogramação.
d) convencional de máquina.
e) do sistema operacional.

---

96. (2010 - FCC - TRF - 4ª REGIÃO - Analista Judiciário - Tecnologia da Informação) - Sobre as linguagens de programação, é correto afirmar:

a) Interpretadores são programas que convertem códigos escritos em linguagem de alto nível para programas em linguagem de máquina.

b) Linguagens de alto nível cumprem tarefas mais substanciais com um número menor de comandos, mas exigem programas tradutores denominados compiladores para converter programas em linguagem de alto nível para linguagem de máquina.

c) Um computador pode entender qualquer linguagem de máquina, pois a linguagem de máquina não é definida pelo projeto de hardware do computador.

d) Programadores podem escrever instruções em várias linguagens de programação e todas são entendidas diretamente pelos computadores sem a necessidade de tradução.

e) Softwares escritos em linguagens de máquina são portáveis.

---

97. (2009 - FCC - TCE-GO - Técnico de Controle Externo - Tecnologia da Informação) - Um computador pode ser visto como tendo vários níveis, cada um capaz de executar um conjunto de instruções específicas, com suas linguagens apropriadas para descrever as instruções que nele podem ser executadas. Numa máquina multinível, o nível em que cada comando corresponde exatamente a uma instrução a ser executada e em que são utilizados mnemônicos e endereços simbólicos é denominado

a) linguagem orientada a problemas.
b) sistema operacional.
c) lógica digital.
d) linguagem de montagem.
e) máquina convencional.

---

98. (2012 - FCC - TRT - 11ª Região (AM) - Técnico Judiciário - Tecnologia da Informação) - Segundo Andrew S. Tanenbaum, numa conjugação de hardware, linguagens interpretadas e linguagens traduzidas, o computador pode ser dividido em uma máquina de seis níveis. Em um desses níveis, os objetos mais interessantes são denominados PORTAS, cada uma, contendo uma ou mais entradas para sinais digitais (representando 0 ou 1) e computando como saída alguma função simples dessas entradas, como AND ou OR . Trata-se do nível de arquitetura

a) lógico digital.
b) de microarquitetura.
c) de conjunto de instruções
d) do sistema operacional da máquina.
e) de linguagem de montagem

---

99. (2012 - FAPERP - TJ-PB - Técnico Judiciário - Tecnologia da Informação) - Para que um programa seja executado pelo computador, este deve ser convertido para a linguagem de máquina, ou seja, todas as instruções do programa em linguagem de alto nível devem ser convertidas para instruções que o computador seja capaz de entender e executar. Tal tarefa pode ser realizada por meio de duas abordagens: tradução ou interpretação. Nesse contexto, assinale a alternativa correta.

a) Na interpretação, um programa escrito em linguagem de alto nível é inteiro convertido para linguagem de máquina.

b) Na tradução, cada instrução do programa original é convertida em linguagem de máquina e executada pelo computador, uma de cada vez.

c) Na tradução, um programa escrito em linguagem de alto nível é inteiro convertido para linguagem de máquina.

d) Na interpretação, todas as instruções do programa original são convertidas em linguagem de máquina, compactadas e executadas pelo computador, ao mesmo templo.

---

100. (2009 - UFF - UFF - Analista de Tecnologia da Informação) - O utilitário responsável por gerar, a partir de um ou mais módulos-objeto, um único programa executável é conhecido como:

a) tradutor;
b) montador;
c) compilador;
d) linker;
e) loader.

---

101. (2014 - FGV - SUSAM - Analista de Sistemas) - Programa destinado a transformar um código escrito em linguagem de alto nível em uma linguagem Assembly é o

a) debugger.
b) compilador.
c) montador.
d) fortran.
e) otimizador.

---

102. (2014 - CESGRANRIO - FINEP - Analista - Suporte de Informática) - Os programadores utilizam ambientes de desenvolvimento compostos por ferramentas que

auxiliam na produção de softwares. Dentre essas ferramentas, o compilador é responsável por:

a) gerar um programa em linguagem de máquina não executável a partir de um programa escrito em linguagem de alto nível.
b) gerar um único programa executável a partir dos módulos objetos.
c) traduzir um programa-fonte em linguagem de montagem em um módulo objeto não executável.
d) traduzir e executar imediatamente cada uma das instruções do programa-fonte escrito em linguagem de alto nível durante a execução do programa.
e) carregar na memória principal um programa para ser executado

---

103. (2010 - CESGRANRIO - IBGE - Analista de Sistemas) - Ao realizar testes durante a elaboração de um compilador, um analista descobriu que havia, no compilador, um erro na checagem de tipos de variáveis em expressões, permitindo, por exemplo, a multiplicação entre tipos de dados que não poderia ocorrer. Em compiladores, a checagem de tipos de variáveis em expressões é uma função do

a) analisador semântico.
b) analisador léxico.
c) otimizador de código.
d) scanner.
e) linker.

---

104. (2010 - ESAF - CVM - Analista de Sistemas) - O interpretador

a) tem, como vantagem, o tempo gasto toda vez que for executado.
b) é considerado um tradutor que gera módulo- objeto.
c) é o mesmo que loader.
d) é considerado um tradutor que não gera módulo- objeto.
e) tem, como desvantagem, permitir a implementação de dados dinâmicos.

---

105. (2012 - ESAF - MI - Analista de Sistemas) - Em relação a sistemas computacionais, é correto afirmar que:

a) o linker é o utilitário responsável por carregar na memória principal um programa para ser executado.
b) uma função importante do depurador é a realocação.
c) o interpretador possibilita a alteração e a visualização do conteúdo de variáveis.
d) o linker gera um único programa executável a partir de um ou mais módulos-objetos
e) o módulo gerado pelo tradutor é o módulo-fonte.

GABARITO

1	2	3	4	5	6	7	8	9	10
C	C	ERRADA	ERRADA	ERRADA	CERTA	ERRADA	ERRADA	C	C
11	12	13	14	15	16	17	18	19	20
D	A	C	C	D	B	E	A	D	B
21	22	23	24	25	26	27	28	29	30
A	B	C	E	C	B	B	C	B	D
31	32	33	34	35	36	37	38	39	40
D	A	D	C	E	C	A	A	C	B
41	42	43	44	45	46	47	48	49	50
C	C	D	B	A	A	C	B	C	D
51	52	53	54	55	56	57	58	59	60
CERTA	ERRADA	ERRADA	ERRADA	ERRADA	E	CERTA	C	CERTA	ERRADA
61	62	63	64	65	66	67	68	69	70
CERTA	E	B	D	B	E	A	B	E	E
71	72	73	74	75	76	77	78	79	80
E	D	E	D	C	C	E	C	A	CERTA
81	82	83	84	85	86	87	88	89	90
E	A	A	A	D	B	E	D	D	C
91	92	93	94	95	96	97	98	99	100
CERTA	CERTA	A	E	E	B	D	A	C	D
101	102	103	104	105	106	107	108	109	110
B	A	A	D	D	-	-	-	-	-

6.4 – GABARITO

1. CORRETA
2. CORRETA
3. CORRETA
4. CORRETA
5. ERRADA
6. ERRADA
7. CORRETA
8. CORRETA
9. CORRETA
10. CORRETA
11. CORRETA
12. CORRETA
13. CORRETA
14. CORRETA
15. CORRETA
16. CORRETA
17. CORRETA
18. CORRETA
19. CORRETA
20. CORRETA
21. CORRETA
22. CORRETA
23. CORRETA
24. CORRETA
25. CORRETA

ESSA LEI TODO MUNDO CONHECE:
PIRATARIA É CRIME.

Mas é sempre bom revisar o porquê e como você pode ser prejudicado com essa prática.

1. 

Professor investe seu tempo para elaborar os cursos e o site os coloca à venda.

2. 

Pirata divulga ilicitamente (grupos de rateio), utilizando-se do anonimato, nomes falsos ou laranjas (geralmente o pirata se anuncia como formador de "grupos solidários" de rateio que não visam lucro).

3. 

Pirata cria alunos fake praticando falsidade ideológica, comprando cursos do site em nome de pessoas aleatórias (usando nome, CPF, endereço e telefone de terceiros sem autorização).

4. 

Pirata compra, muitas vezes, clonando cartões de crédito (por vezes o sistema anti-fraude não consegue identificar o golpe a tempo).

5. 

Pirata fere os Termos de Uso, adultera as aulas e retira a identificação dos arquivos PDF (justamente porque a atividade é ilegal e ele não quer que seus fakes sejam identificados).

6. 

Pirata revende as aulas protegidas por direitos autorais, praticando concorrência desleal e em flagrante desrespeito à Lei de Direitos Autorais (Lei 9.610/98).

7. 

Concurseiro(a) desinformado participa de rateio, achando que nada disso está acontecendo e esperando se tornar servidor público para exigir o cumprimento das leis.

8. 

O professor que elaborou o curso não ganha nada, o site não recebe nada, e a pessoa que praticou todos os ilícitos anteriores (pirata) fica com o lucro.



Deixando de lado esse mar de sujeira, aproveitamos para agradecer a todos que adquirem os cursos honestamente e permitem que o site continue existindo.